文件名称:chufaqi
介绍说明－－下载内容均来自于网络，请自行研究使用
介绍了一种使用可编程逻辑器件FPGA和VHDL语言实现32位除法器的设计方法。该除法器不仅可以实现有符号数运算,也可以实现无符号数的运算。-A programmable logic device FPGA and VHDL design of the 32 divider. The divider can be achieved not only symbolic arithmetic, unsigned op.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
除法器设计\rest_div_int.v
..........\seq_div.v
除法器设计
..........\seq_div.v
除法器设计