文件名称:mc
介绍说明－－下载内容均来自于网络，请自行研究使用
通过VHDL实现H.264算法中的半像素插值模块。该模块儿可在30个周期内完成一个4x4块的横纵斜插值。-H.264 algorithm by VHDL implementation of the half pixel interpolation module. The module can be in 30 children complete a cycle of vertical and horizontal 4x4 block Xiecha value.
相关搜索： interpolation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
mc\iseconfig\mc.projectmgr
..\.........\mc.xreport
..\mc.gise
..\mc.vhd
..\mc.wcfg
..\mc.xise
..\mc_bitgen.xwbt
..\mc_guide.ncd
..\mc_summary.html
..\mc_tb.vhd
..\mc_tb_isim_beh1.wdb
..\pepExtractor.prj
..\_xmsgs\netgen.xmsgs
..\ipcore_dir
..\iseconfig
..\templates
..\_xmsgs
mc
..\.........\mc.xreport
..\mc.gise
..\mc.vhd
..\mc.wcfg
..\mc.xise
..\mc_bitgen.xwbt
..\mc_guide.ncd
..\mc_summary.html
..\mc_tb.vhd
..\mc_tb_isim_beh1.wdb
..\pepExtractor.prj
..\_xmsgs\netgen.xmsgs
..\ipcore_dir
..\iseconfig
..\templates
..\_xmsgs
mc