文件名称:open_cores_VGAcore
介绍说明－－下载内容均来自于网络，请自行研究使用
老外写的基于wishbone总线协议的VGA核控制器,Verilog版本适合于初学者学习VGA核控制器的原理以及总线协议的把握-Written by foreigners wishbone bus protocol based on the nuclear VGA controller, Verilog version is suitable for beginners to learn the principles of the controller and the VGA core grasp of bus protocol
(系统自动生成,下载前可以参看下载内容)
下载文件列表
open_cores\vga_core.pdf
..........\....lcd_latest\vga_lcd\tags\rel_19\bench\verilog\wb_slv_model.v
..........\..............\.......\....\......\.....\.......\wb_model_defines.v
..........\..............\.......\....\......\.....\.......\test_bench_top.v
..........\..............\.......\....\......\.....\.......\tests.v
..........\..............\.......\....\......\.....\.......\sync_check.v
..........\..............\.......\....\......\.....\.......\wb_mast_model.v
..........\..............\.......\....\......\.....\.......\wb_b3_check.v
..........\..............\.......\....\......\software\include\oc_vga_lcd.h
..........\..............\.......\....\......\.im\rtl_sim\bin\Makefile
..........\..............\.......\....\......\.yn\bin\comp.dc
..........\..............\.......\....\......\...\...\design_spec.dc
..........\..............\.......\....\......\...\...\read.dc
..........\..............\.......\....\......\...\...\lib_spec.dc
..........\..............\.......\....\......\doc\vga_core.pdf
..........\..............\.......\....\......\...\src\vga_core_enh.doc
..........\..............\.......\....\.....\bench\verilog\wb_slv_model.v
..........\..............\.......\....\.....\.....\.......\wb_model_defines.v
..........\..............\.......\....\.....\.....\.......\test_bench_top.v
..........\..............\.......\....\.....\.....\.......\tests.v
..........\..............\.......\....\.....\.....\.......\sync_check.v
..........\..............\.......\....\.....\.....\.......\wb_mast_model.v
..........\..............\.......\....\.....\software\include\oc_vga_lcd.h
..........\..............\.......\....\.....\.im\rtl_sim\bin\Makefile
..........\..............\.......\....\.....\.yn\bin\comp.dc
..........\..............\.......\....\.....\...\...\design_spec.dc
..........\..............\.......\....\.....\...\...\read.dc
..........\..............\.......\....\.....\...\...\lib_spec.dc
..........\..............\.......\....\.....\rtl\vhdl\counter.vhd
..........\..............\.......\....\.....\...\....\fifo_dc.vhd
..........\..............\.......\....\.....\...\....\vtim.vhd
..........\..............\.......\....\.....\...\....\vga_and_clut_tstbench.vhd
..........\..............\.......\....\.....\...\....\vga_and_clut.vhd
..........\..............\.......\....\.....\...\....\fifo.vhd
..........\..............\.......\....\.....\...\....\vga.vhd
..........\..............\.......\....\.....\...\....\csm_pb.vhd
..........\..............\.......\....\.....\...\....\colproc.vhd
..........\..............\.......\....\.....\...\....\tgen.vhd
..........\..............\.......\....\.....\...\....\wb_master.vhd
..........\..............\.......\....\.....\...\....\dpm.vhd
..........\..............\.......\....\.....\...\....\wb_slave.vhd
..........\..............\.......\....\.....\...\....\pgen.vhd
..........\..............\.......\....\.....\...\.erilog\generic_dpram.v
..........\..............\.......\....\.....\...\.......\timescale.v
..........\..............\.......\....\.....\...\.......\vga_fifo_dc.v
..........\..............\.......\....\.....\...\.......\generic_spram.v
..........\..............\.......\....\.....\...\.......\vga_colproc.v
..........\..............\.......\....\.....\...\.......\vga_fifo.v
..........\..............\.......\....\.....\...\.......\vga_enh_top.v
..........\..............\.......\....\.....\...\.......\vga_cur_cregs.v
..........\..............\.......\....\.....\...\.......\vga_curproc.v
..........\..............\.......\....\.....\...\.......\ro_cnt.v
..........\..............\.......\....\.....\...\.......\vga_wb_master.v
..........\..............\.......\....\.....\...\.......\vga_defines.v
..........\..............\.......\....\.....\...\.......\vga_pgen.v
..........\..............\.......\....\.....\...\.......\ud_cnt.v
..........\..............\.......\....\.....\...\.......\vga_vtim.v
..........\..............\.......\....\.....\...\.......\vga_wb_slave.v
..........\..............\.......\....\.....\...\.......\vga_csm_pb.v
..........\..............\.......\....\.....\...\
..........\....lcd_latest\vga_lcd\tags\rel_19\bench\verilog\wb_slv_model.v
..........\..............\.......\....\......\.....\.......\wb_model_defines.v
..........\..............\.......\....\......\.....\.......\test_bench_top.v
..........\..............\.......\....\......\.....\.......\tests.v
..........\..............\.......\....\......\.....\.......\sync_check.v
..........\..............\.......\....\......\.....\.......\wb_mast_model.v
..........\..............\.......\....\......\.....\.......\wb_b3_check.v
..........\..............\.......\....\......\software\include\oc_vga_lcd.h
..........\..............\.......\....\......\.im\rtl_sim\bin\Makefile
..........\..............\.......\....\......\.yn\bin\comp.dc
..........\..............\.......\....\......\...\...\design_spec.dc
..........\..............\.......\....\......\...\...\read.dc
..........\..............\.......\....\......\...\...\lib_spec.dc
..........\..............\.......\....\......\doc\vga_core.pdf
..........\..............\.......\....\......\...\src\vga_core_enh.doc
..........\..............\.......\....\.....\bench\verilog\wb_slv_model.v
..........\..............\.......\....\.....\.....\.......\wb_model_defines.v
..........\..............\.......\....\.....\.....\.......\test_bench_top.v
..........\..............\.......\....\.....\.....\.......\tests.v
..........\..............\.......\....\.....\.....\.......\sync_check.v
..........\..............\.......\....\.....\.....\.......\wb_mast_model.v
..........\..............\.......\....\.....\software\include\oc_vga_lcd.h
..........\..............\.......\....\.....\.im\rtl_sim\bin\Makefile
..........\..............\.......\....\.....\.yn\bin\comp.dc
..........\..............\.......\....\.....\...\...\design_spec.dc
..........\..............\.......\....\.....\...\...\read.dc
..........\..............\.......\....\.....\...\...\lib_spec.dc
..........\..............\.......\....\.....\rtl\vhdl\counter.vhd
..........\..............\.......\....\.....\...\....\fifo_dc.vhd
..........\..............\.......\....\.....\...\....\vtim.vhd
..........\..............\.......\....\.....\...\....\vga_and_clut_tstbench.vhd
..........\..............\.......\....\.....\...\....\vga_and_clut.vhd
..........\..............\.......\....\.....\...\....\fifo.vhd
..........\..............\.......\....\.....\...\....\vga.vhd
..........\..............\.......\....\.....\...\....\csm_pb.vhd
..........\..............\.......\....\.....\...\....\colproc.vhd
..........\..............\.......\....\.....\...\....\tgen.vhd
..........\..............\.......\....\.....\...\....\wb_master.vhd
..........\..............\.......\....\.....\...\....\dpm.vhd
..........\..............\.......\....\.....\...\....\wb_slave.vhd
..........\..............\.......\....\.....\...\....\pgen.vhd
..........\..............\.......\....\.....\...\.erilog\generic_dpram.v
..........\..............\.......\....\.....\...\.......\timescale.v
..........\..............\.......\....\.....\...\.......\vga_fifo_dc.v
..........\..............\.......\....\.....\...\.......\generic_spram.v
..........\..............\.......\....\.....\...\.......\vga_colproc.v
..........\..............\.......\....\.....\...\.......\vga_fifo.v
..........\..............\.......\....\.....\...\.......\vga_enh_top.v
..........\..............\.......\....\.....\...\.......\vga_cur_cregs.v
..........\..............\.......\....\.....\...\.......\vga_curproc.v
..........\..............\.......\....\.....\...\.......\ro_cnt.v
..........\..............\.......\....\.....\...\.......\vga_wb_master.v
..........\..............\.......\....\.....\...\.......\vga_defines.v
..........\..............\.......\....\.....\...\.......\vga_pgen.v
..........\..............\.......\....\.....\...\.......\ud_cnt.v
..........\..............\.......\....\.....\...\.......\vga_vtim.v
..........\..............\.......\....\.....\...\.......\vga_wb_slave.v
..........\..............\.......\....\.....\...\.......\vga_csm_pb.v
..........\..............\.......\....\.....\...\