文件名称:VerilogHDL_Synthesis
介绍说明－－下载内容均来自于网络，请自行研究使用
VerilogHDL_Synthesis_A_Practical_Primer，一本经典的verilog教程，详细介绍了可综合的verilog，对于做硬件的很有帮助-VerilogHDL_Synthesis_A_Practical_Primer, a classic verilog tutorial introduces synthesizable verilog, very helpful for the hardware to do
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VerilogHDL_Synthesis.pdf