文件名称:vhdl_verilog_tutorial
介绍说明－－下载内容均来自于网络，请自行研究使用
vhdl 和verilog语言的教学文件，非常简单易懂，适合初学者入门看-vhdl and verilog language teaching documents, very easy to understand, see Introduction for beginners
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vhdl_verilog_tutorial\addersubtractor.v
.....................\addersubtractor.vhd
vhdl_verilog_tutorial
.....................\addersubtractor.vhd
vhdl_verilog_tutorial