文件名称:4-ahead_Adder
介绍说明--下载内容均来自于网络,请自行研究使用
用Verilog HDL语言实现超前进位加法器的逻辑功能,通过ModelSim软件对4位超前进位加法器设计的仿真.-With the Verilog HDL language-ahead adder logic functions, by ModelSim software 4-ahead adder design simulation.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
4-ahead_Adder.doc