文件名称:freq
介绍说明--下载内容均来自于网络,请自行研究使用
应用VHDL语言设计低频数字频率计,选择测频法方案,主要是控制电路,由其产生闸门、清零和锁存等信号。-VHDL, design low frequency digital frequency meter, select the frequency method to program, mainly the control circuit, produced by the gate and the latch so clear signal.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
频率计VHDL语言描述及仿真.doc