文件名称:sdram

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 14kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 周**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

通过 UART 读写 SDRAM verilog 源代码

通过 UART 的接口发送命令来读写 SDRAM

命令格式如下:

00 02 0011 1111 2222

00: 写数据

02: 写个数

0011: 写地址

1111 2222: 写数据, 是 16 bit, 每写完一个数据,向串口发送 FF 回应;

输出: FF FF



01 03 0044

01: 读sdram

03: 读的个数

0044: 读的地址

输出: xxxx xxxx xxxx

sdram 在 0044 0045 0046 处的数据;



sdram 使用的是 K4S161622D.pdf



系统时钟 25m, 通过 PLL 得到 SDRAM clk 100m

sdram controller clk 100m, 前者相对后者2ns 相移 -Read and write through the UART SDRAM verilog source code through the UART interface to send commands to SDRAM read and write command format is as follows: 0,002,001,111,112,222 00: Write Data 02: Write the number of 0011: write address 11112222: write data, is 16 bit, each completed a data, respond to the serial port FF output: FF FF 01 03 0044 01: Reading sdram 03: 0044 the number of read: Read the address output: xxxx xxxx xxxx sdram at 004,400,450,046 at the data sdram use system clock is K4S161622D.pdf 25m, obtained by PLL SDRAM clk 100m sdram controller clk 100m, the former phase shift relative to the latter 2ns
(系统自动生成,下载前可以参看下载内容)

下载文件列表

pll_ctrl.v

pll_ctrl_bb.v

pll_ctrl_syn.v

sdr_ctrl.v

sdr_param.v

sdr_test_top.sdc

sdr_test_top.v

sys_ctrl.v

uart_clk.v

uart_recv.v

uart_send.v

uio_ctrl.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org