文件名称:cheng1
介绍说明--下载内容均来自于网络,请自行研究使用
用VHDL实现十六位移位乘法器 才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve
(系统自动生成,下载前可以参看下载内容)
下载文件列表
cheng 1
.......\cheng
.......\.....\cheng.flow.rpt
.......\.....\cheng.map.rpt
.......\.....\cheng.map.summary
.......\.....\cheng.qpf
.......\.....\cheng.qsf
.......\.....\cheng.qws
.......\.....\cheng.vhd
.......\.....\db
.......\.....\..\cheng.cbx.xml
.......\.....\..\cheng.cmp.rdb
.......\.....\..\cheng.db_info
.......\.....\..\cheng.eco.cdb
.......\.....\..\cheng.map.qmsg
.......\.....\..\cheng.map_bb.hdb
.......\.....\..\cheng.map_bb.hdbx
.......\.....\..\cheng.sld_design_entry.sci
.......\.....\..\cheng.tis_db_list.ddb
.......\.....\..\prev_cmp_cheng.map.qmsg
.......\.....\..\prev_cmp_cheng.qmsg
.......\cheng
.......\.....\cheng.flow.rpt
.......\.....\cheng.map.rpt
.......\.....\cheng.map.summary
.......\.....\cheng.qpf
.......\.....\cheng.qsf
.......\.....\cheng.qws
.......\.....\cheng.vhd
.......\.....\db
.......\.....\..\cheng.cbx.xml
.......\.....\..\cheng.cmp.rdb
.......\.....\..\cheng.db_info
.......\.....\..\cheng.eco.cdb
.......\.....\..\cheng.map.qmsg
.......\.....\..\cheng.map_bb.hdb
.......\.....\..\cheng.map_bb.hdbx
.......\.....\..\cheng.sld_design_entry.sci
.......\.....\..\cheng.tis_db_list.ddb
.......\.....\..\prev_cmp_cheng.map.qmsg
.......\.....\..\prev_cmp_cheng.qmsg