文件名称:vga
介绍说明－－下载内容均来自于网络，请自行研究使用
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vga
...\db
...\..\prev_cmp_vga_verilog.fit.qmsg
...\..\prev_cmp_vga_verilog.map.qmsg
...\..\prev_cmp_vga_verilog.qmsg
...\..\vga_verilog.cbx.xml
...\..\vga_verilog.cmp.rdb
...\..\vga_verilog.dbp
...\..\vga_verilog.db_info
...\..\vga_verilog.eco.cdb
...\..\vga_verilog.fit.qmsg
...\..\vga_verilog.hier_info
...\..\vga_verilog.hif
...\..\vga_verilog.map.bpm
...\..\vga_verilog.map.cdb
...\..\vga_verilog.map.ecobp
...\..\vga_verilog.map.hdb
...\..\vga_verilog.map.logdb
...\..\vga_verilog.map.qmsg
...\..\vga_verilog.map_bb.cdb
...\..\vga_verilog.map_bb.hdb
...\..\vga_verilog.map_bb.logdb
...\..\vga_verilog.pre_map.cdb
...\..\vga_verilog.pre_map.hdb
...\..\vga_verilog.psp
...\..\vga_verilog.pss
...\..\vga_verilog.rtlv.hdb
...\..\vga_verilog.rtlv_sg.cdb
...\..\vga_verilog.rtlv_sg_swap.cdb
...\..\vga_verilog.sgdiff.cdb
...\..\vga_verilog.sgdiff.hdb
...\..\vga_verilog.sld_design_entry.sci
...\..\vga_verilog.sld_design_entry_dsc.sci
...\..\vga_verilog.syn_hier_info
...\..\vga_verilog.tis_db_list.ddb
...\setup.tcl
...\vga.bdf
...\VGAsignal.v
...\VGAsignal.v.bak
...\vga_verilog.bsf
...\vga_verilog.done
...\vga_verilog.fit.rpt
...\vga_verilog.fit.summary
...\vga_verilog.flow.rpt
...\vga_verilog.map.rpt
...\vga_verilog.map.smsg
...\vga_verilog.map.summary
...\vga_verilog.qpf
...\vga_verilog.qsf
...\vga_verilog.qws
...\db
...\..\prev_cmp_vga_verilog.fit.qmsg
...\..\prev_cmp_vga_verilog.map.qmsg
...\..\prev_cmp_vga_verilog.qmsg
...\..\vga_verilog.cbx.xml
...\..\vga_verilog.cmp.rdb
...\..\vga_verilog.dbp
...\..\vga_verilog.db_info
...\..\vga_verilog.eco.cdb
...\..\vga_verilog.fit.qmsg
...\..\vga_verilog.hier_info
...\..\vga_verilog.hif
...\..\vga_verilog.map.bpm
...\..\vga_verilog.map.cdb
...\..\vga_verilog.map.ecobp
...\..\vga_verilog.map.hdb
...\..\vga_verilog.map.logdb
...\..\vga_verilog.map.qmsg
...\..\vga_verilog.map_bb.cdb
...\..\vga_verilog.map_bb.hdb
...\..\vga_verilog.map_bb.logdb
...\..\vga_verilog.pre_map.cdb
...\..\vga_verilog.pre_map.hdb
...\..\vga_verilog.psp
...\..\vga_verilog.pss
...\..\vga_verilog.rtlv.hdb
...\..\vga_verilog.rtlv_sg.cdb
...\..\vga_verilog.rtlv_sg_swap.cdb
...\..\vga_verilog.sgdiff.cdb
...\..\vga_verilog.sgdiff.hdb
...\..\vga_verilog.sld_design_entry.sci
...\..\vga_verilog.sld_design_entry_dsc.sci
...\..\vga_verilog.syn_hier_info
...\..\vga_verilog.tis_db_list.ddb
...\setup.tcl
...\vga.bdf
...\VGAsignal.v
...\VGAsignal.v.bak
...\vga_verilog.bsf
...\vga_verilog.done
...\vga_verilog.fit.rpt
...\vga_verilog.fit.summary
...\vga_verilog.flow.rpt
...\vga_verilog.map.rpt
...\vga_verilog.map.smsg
...\vga_verilog.map.summary
...\vga_verilog.qpf
...\vga_verilog.qsf
...\vga_verilog.qws