文件名称:vhdl
介绍说明－－下载内容均来自于网络，请自行研究使用
使用 VHDL 描述计数器的设计、综合、仿真的全过程,很好用-Counter design using the VHDL descr iption, synthesis, simulation of the whole process, very good use
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDL 描述计数器的设计、综合、仿真的全过程\Des2Sim.pdf
.........................................\使用说明请参看右侧注释====〉〉.txt
VHDL 描述计数器的设计、综合、仿真的全过程
.........................................\使用说明请参看右侧注释====〉〉.txt
VHDL 描述计数器的设计、综合、仿真的全过程