文件名称:HDLC
介绍说明－－下载内容均来自于网络，请自行研究使用
hdlc设计，包括flag检测，插0、串并转换等设计，采用verilog编程。-hdlc design, using verilog
相关搜索： HDLC
(系统自动生成,下载前可以参看下载内容)
下载文件列表
rtl\FCS_Generator.v
...\Flag_Abort.v
...\Parallel_Serial.v
...\Transmitter.v
...\Zero_Insertion.v
...\Transmit_Control.v~
...\Transmit_Control.v
rtl
...\Flag_Abort.v
...\Parallel_Serial.v
...\Transmitter.v
...\Zero_Insertion.v
...\Transmit_Control.v~
...\Transmit_Control.v
rtl