文件名称:VHDLFIFO
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY
有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也
不再向存储单元中写入数据(写指针WP 不再移动)。
-NO
有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也
不再向存储单元中写入数据(写指针WP 不再移动)。
-NO
(系统自动生成,下载前可以参看下载内容)
下载文件列表
VHDLFIFO.doc