文件名称:verilog
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog HDL程序设计教程常用verilog模块，特别好的学习资料-" Verilog HDL Programming Guide" verilog modules used, in particular, good learning materials
(系统自动生成,下载前可以参看下载内容)
下载文件列表
基本时序逻辑功能
................\8位数据锁存器.txt
................\移位寄存器.txt
基本组合逻辑功能
................\7段译码器.txt
................\二进制到BCD码转换.txt
................\二进制到格雷码转换.txt
................\双向管脚（clocked bidirectional pin）.txt
................\多路选择器（MUX）.txt
基本语法
........\元件例化与层次设计.txt
状态机举例
..........\一个同步状态机.txt
................\8位数据锁存器.txt
................\移位寄存器.txt
基本组合逻辑功能
................\7段译码器.txt
................\二进制到BCD码转换.txt
................\二进制到格雷码转换.txt
................\双向管脚（clocked bidirectional pin）.txt
................\多路选择器（MUX）.txt
基本语法
........\元件例化与层次设计.txt
状态机举例
..........\一个同步状态机.txt