文件名称:divid5_VERILOG
介绍说明－－下载内容均来自于网络，请自行研究使用
VERILOG实现无分频时钟，包括测试文件，经过验证可用-VERILOG is no difference between the frequency of the clock implementation, including test papers, can be used after authentication
(系统自动生成,下载前可以参看下载内容)
下载文件列表
五分频时钟VERILOG代码
.....................\divide5.v
.....................\tb_divide5.v
.....................\divide5.v
.....................\tb_divide5.v