文件名称:c3
- 所属分类：
- VHDL编程
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 2kb
- 下载次数：
- 0次
- 提 供 者：
- zhuyi*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
在FPGA实现的加法器实现的Veilog代码，应用软件为赛林思公司的ISE9.1-adder Veilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
c3
..\3-22
..\....\adder8.v
..\3-23
..\....\adder8_2.v
..\3-24
..\....\adder8_4.v
..\3-22
..\....\adder8.v
..\3-23
..\....\adder8_2.v
..\3-24
..\....\adder8_4.v