文件名称:8051_IP_Verilog
- 所属分类:
- 单片机(51,AVR,MSP430等)
- 资源属性:
- [ASM] [源码]
- 上传时间:
- 2012-11-26
- 文件大小:
- 497kb
- 下载次数:
- 0次
- 提 供 者:
- ca***
- 相关连接:
- 无
- 下载说明:
- 别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容均来自于网络,请自行研究使用
8051单片机源码verilog版本
包括rtl, testbench, synthesis
-Verilog source code version of 8051, including rtl, testbench, synthesis
包括rtl, testbench, synthesis
-Verilog source code version of 8051, including rtl, testbench, synthesis
相关搜索: testbench
8051IP
veril
8051
VHDL
testbench
testbench
verilog
8051
ip
veril
8051
verilog
code
8051
VHDL
8051
veril
8051
verilog
rtl
code
8051IP
veril
8051
VHDL
testbench
testbench
verilog
8051
ip
veril
8051
verilog
code
8051
VHDL
8051
veril
8051
verilog
rtl
code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
8051核(Verilog版)
.................\8051的Verilog源代码
.................\...................\8051_rtl
.................\...................\........\verilog
.................\...................\........\.......\oc8051_acc.v
.................\...................\........\.......\oc8051_alu.v
.................\...................\........\.......\oc8051_alu_src1_sel.v
.................\...................\........\.......\oc8051_alu_src2_sel.v
.................\...................\........\.......\oc8051_alu_src3_sel.v
.................\...................\........\.......\oc8051_comp.v
.................\...................\........\.......\oc8051_cy_select.v
.................\...................\........\.......\oc8051_decoder.v
.................\...................\........\.......\oc8051_defines.v
.................\...................\........\.......\oc8051_divide.v
.................\...................\........\.......\oc8051_dptr.v
.................\...................\........\.......\oc8051_ext_addr_sel.v
.................\...................\........\.......\oc8051_fpga_tb.v
.................\...................\........\.......\oc8051_fpga_top.v
.................\...................\........\.......\oc8051_immediate_sel.v
.................\...................\........\.......\oc8051_indi_addr.v
.................\...................\........\.......\oc8051_multiply.v
.................\...................\........\.......\oc8051_op_select.v
.................\...................\........\.......\oc8051_pc.v
.................\...................\........\.......\oc8051_port_out.v
.................\...................\........\.......\oc8051_psw.v
.................\...................\........\.......\oc8051_ram_rd_sel.v
.................\...................\........\.......\oc8051_ram_sel.v
.................\...................\........\.......\oc8051_ram_sel1.v
.................\...................\........\.......\oc8051_ram_top.v
.................\...................\........\.......\oc8051_ram_top1.v
.................\...................\........\.......\oc8051_ram_wr_sel.v
.................\...................\........\.......\oc8051_reg1.v
.................\...................\........\.......\oc8051_reg2.v
.................\...................\........\.......\oc8051_reg3.v
.................\...................\........\.......\oc8051_reg4.v
.................\...................\........\.......\oc8051_reg5.v
.................\...................\........\.......\oc8051_reg8.v
.................\...................\........\.......\oc8051_rom_addr_sel.v
.................\...................\........\.......\oc8051_sp.v
.................\...................\........\.......\oc8051_tb.v
.................\...................\........\.......\oc8051_timescale.v
.................\...................\........\.......\oc8051_top.v
.................\...................\........\.......\oc8051_top1.v
.................\...................\........\.......\read me.txt
.................\...................\asm
.................\...................\...\test.asm
.................\...................\bench
.................\...................\.....\verilog
.................\...................\.....\.......\oc8051_defines.v
.................\...................\.....\.......\oc8051_fpga_tb.v
.................\...................\.....\.......\oc8051_tb.v
.................\...................\.....\.......\oc8051_timescale.v
.................\...................\sim
.................\...................\...\rtl_sim
.................\...................\...\.......\out
.................\...................\...\.......\...\VERILOG.LOG
.................\...................\...\.......\run
.................\...................\...\.......\...\MAKE
.................\...................\...\.......\...\make_fpga
.................\...................\...\.......\src
.................\...................\...\.......\...\verilog
.................\...................\...\.......\...\.......\oc8051_ram.v
.................\............
.................\8051的Verilog源代码
.................\...................\8051_rtl
.................\...................\........\verilog
.................\...................\........\.......\oc8051_acc.v
.................\...................\........\.......\oc8051_alu.v
.................\...................\........\.......\oc8051_alu_src1_sel.v
.................\...................\........\.......\oc8051_alu_src2_sel.v
.................\...................\........\.......\oc8051_alu_src3_sel.v
.................\...................\........\.......\oc8051_comp.v
.................\...................\........\.......\oc8051_cy_select.v
.................\...................\........\.......\oc8051_decoder.v
.................\...................\........\.......\oc8051_defines.v
.................\...................\........\.......\oc8051_divide.v
.................\...................\........\.......\oc8051_dptr.v
.................\...................\........\.......\oc8051_ext_addr_sel.v
.................\...................\........\.......\oc8051_fpga_tb.v
.................\...................\........\.......\oc8051_fpga_top.v
.................\...................\........\.......\oc8051_immediate_sel.v
.................\...................\........\.......\oc8051_indi_addr.v
.................\...................\........\.......\oc8051_multiply.v
.................\...................\........\.......\oc8051_op_select.v
.................\...................\........\.......\oc8051_pc.v
.................\...................\........\.......\oc8051_port_out.v
.................\...................\........\.......\oc8051_psw.v
.................\...................\........\.......\oc8051_ram_rd_sel.v
.................\...................\........\.......\oc8051_ram_sel.v
.................\...................\........\.......\oc8051_ram_sel1.v
.................\...................\........\.......\oc8051_ram_top.v
.................\...................\........\.......\oc8051_ram_top1.v
.................\...................\........\.......\oc8051_ram_wr_sel.v
.................\...................\........\.......\oc8051_reg1.v
.................\...................\........\.......\oc8051_reg2.v
.................\...................\........\.......\oc8051_reg3.v
.................\...................\........\.......\oc8051_reg4.v
.................\...................\........\.......\oc8051_reg5.v
.................\...................\........\.......\oc8051_reg8.v
.................\...................\........\.......\oc8051_rom_addr_sel.v
.................\...................\........\.......\oc8051_sp.v
.................\...................\........\.......\oc8051_tb.v
.................\...................\........\.......\oc8051_timescale.v
.................\...................\........\.......\oc8051_top.v
.................\...................\........\.......\oc8051_top1.v
.................\...................\........\.......\read me.txt
.................\...................\asm
.................\...................\...\test.asm
.................\...................\bench
.................\...................\.....\verilog
.................\...................\.....\.......\oc8051_defines.v
.................\...................\.....\.......\oc8051_fpga_tb.v
.................\...................\.....\.......\oc8051_tb.v
.................\...................\.....\.......\oc8051_timescale.v
.................\...................\sim
.................\...................\...\rtl_sim
.................\...................\...\.......\out
.................\...................\...\.......\...\VERILOG.LOG
.................\...................\...\.......\run
.................\...................\...\.......\...\MAKE
.................\...................\...\.......\...\make_fpga
.................\...................\...\.......\src
.................\...................\...\.......\...\verilog
.................\...................\...\.......\...\.......\oc8051_ram.v
.................\............