文件名称:VHDL

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [Text]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 289kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • d***
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

VHDL----语言仿真闹钟设计-Simulation language VHDL---- Alarm Clock Design
(系统自动生成,下载前可以参看下载内容)

下载文件列表

用VHDL语言仿真闹钟设计

......................\使用说明请参看右侧注释====〉〉.txt

......................\闹钟设计

......................\........\cmp_state.ini

......................\........\db

......................\........\..\fq_divider.asm.qmsg

......................\........\..\fq_divider.cbx.xml

......................\........\..\fq_divider.cmp.cdb

......................\........\..\fq_divider.cmp.hdb

......................\........\..\fq_divider.cmp.rdb

......................\........\..\fq_divider.db_info

......................\........\..\fq_divider.eco.cdb

......................\........\..\fq_divider.eds_overflow

......................\........\..\fq_divider.fit.qmsg

......................\........\..\fq_divider.hier_info

......................\........\..\fq_divider.hif

......................\........\..\fq_divider.map.cdb

......................\........\..\fq_divider.map.hdb

......................\........\..\fq_divider.map.qmsg

......................\........\..\fq_divider.pre_map.cdb

......................\........\..\fq_divider.pre_map.hdb

......................\........\..\fq_divider.psp

......................\........\..\fq_divider.rpp.qmsg

......................\........\..\fq_divider.rtlv.hdb

......................\........\..\fq_divider.rtlv_sg.cdb

......................\........\..\fq_divider.rtlv_sg_swap.cdb

......................\........\..\fq_divider.sgate.rvd

......................\........\..\fq_divider.sgdiff.cdb

......................\........\..\fq_divider.sgdiff.hdb

......................\........\..\fq_divider.sim.hdb

......................\........\..\fq_divider.sim.qmsg

......................\........\..\fq_divider.sim.vwf

......................\........\..\fq_divider.sld_design_entry.sci

......................\........\..\fq_divider.sld_design_entry_dsc.sci

......................\........\..\fq_divider.smp_dump.txt

......................\........\..\fq_divider.syn_hier_info

......................\........\..\fq_divider.tan.qmsg

......................\........\..\fq_divider_cmp.qrpt

......................\........\..\fq_divider_sim.qrpt

......................\........\..\time_lock.asm.qmsg

......................\........\..\time_lock.cbx.xml

......................\........\..\time_lock.cmp.cdb

......................\........\..\time_lock.cmp.hdb

......................\........\..\time_lock.cmp.rdb

......................\........\..\time_lock.cmp.tdb

......................\........\..\time_lock.cmp0.ddb

......................\........\..\time_lock.db_info

......................\........\..\time_lock.eco.cdb

......................\........\..\time_lock.eds_overflow

......................\........\..\time_lock.fit.qmsg

......................\........\..\time_lock.hier_info

......................\........\..\time_lock.hif

......................\........\..\time_lock.map.cdb

......................\........\..\time_lock.map.hdb

......................\........\..\time_lock.map.qmsg

......................\........\..\time_lock.pre_map.cdb

......................\........\..\time_lock.pre_map.hdb

......................\........\..\time_lock.psp

......................\........\..\time_lock.rtlv.hdb

......................\........\..\time_lock.rtlv_sg.cdb

......................\........\..\time_lock.rtlv_sg_swap.cdb

......................\........\..\time_lock.sgdiff.cdb

......................\........\..\time_lock.sgdiff.hdb

......................\........\..\time_lock.signalprobe.cdb

......................\........\..\time_lock.sim.hdb

......................\........\..\time_lock.sim.qmsg

......................\........\..\time_lock.sim.rdb

......................\........\..\time_lock.sim.vwf

......................\........\..\time_lock.sld_design_entry.sci

......................\........\..\time_lock.sld_design_entry_dsc.sci

......................\........\..\time_lock.syn_hier_info

......................\........\..\time_lock.tan.qmsg

......................\........\..\time_lock_cmp.qrpt

......................\........\..\time_lock_sim.qrpt

......................\........\fq_divider.asm.rpt



..

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org