文件名称:fen1to7
- 所属分类：
- VHDL编程
- 资源属性：
- 上传时间：
- 2012-11-26
- 文件大小：
- 27kb
- 下载次数：
- 0次
- 提 供 者：
- daisi*****
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器，通过两个并行进程对输入信号CLK进行8分频，占空比为1:7-This is my ISP programming experiment in the preparation of an independent descr iption of the use of behavior to achieve the prescaler, through two parallel processes on the input signal CLK to 8 minutes frequency, duty cycle 1:7
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fen1to7
.......\clk_div.acf
.......\clk_div.fit
.......\clk_div.hex
.......\clk_div.hif
.......\clk_div.mmf
.......\clk_div.ndb
.......\clk_div.pin
.......\clk_div.pof
.......\clk_div.rpt
.......\clk_div.scf
.......\clk_div.snf
.......\clk_div.sof
.......\CLK_DIV.sym
.......\clk_div.ttf
.......\clk_div.vhd
.......\LIB.DLS
.......\U0392087.DLS
.......\U1794970.DLS
.......\U8629063.DLS
.......\clk_div.acf
.......\clk_div.fit
.......\clk_div.hex
.......\clk_div.hif
.......\clk_div.mmf
.......\clk_div.ndb
.......\clk_div.pin
.......\clk_div.pof
.......\clk_div.rpt
.......\clk_div.scf
.......\clk_div.snf
.......\clk_div.sof
.......\CLK_DIV.sym
.......\clk_div.ttf
.......\clk_div.vhd
.......\LIB.DLS
.......\U0392087.DLS
.......\U1794970.DLS
.......\U8629063.DLS