文件名称:DVF
介绍说明－－下载内容均来自于网络，请自行研究使用
数控分频器的设计数控分频器
端口定义：
CLK：时钟输入
D[7..0]：预置数据
Fout：分频输出
说明：
D[7..0]作为8位加1计数器的初值，初值越大，分频输出频率越高，反之越低，
-NC NC divider divider port the definition of design: CLK: Clock input D [7 .. 0]: preset data Fout: frequency output that: D [7 .. 0] as 8-bit counter plus 1 the initial value, the greater the initial value, the higher the output frequency divider, on the contrary the lower the
端口定义：
CLK：时钟输入
D[7..0]：预置数据
Fout：分频输出
说明：
D[7..0]作为8位加1计数器的初值，初值越大，分频输出频率越高，反之越低，
-NC NC divider divider port the definition of design: CLK: Clock input D [7 .. 0]: preset data Fout: frequency output that: D [7 .. 0] as 8-bit counter plus 1 the initial value, the greater the initial value, the higher the output frequency divider, on the contrary the lower the
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DVF.qpf