文件名称:8adderverilog
介绍说明--下载内容均来自于网络,请自行研究使用
8位加法器的实现,非流水线结构,很不错。我测试过,效率比较高-8-bit adder realization, non-pipelined structure, is pretty good. I
(系统自动生成,下载前可以参看下载内容)
下载文件列表
8位加法器的非流水线verilog
..........................\adder8.v
..........................\adder8.v