文件名称:source_verilog
介绍说明－－下载内容均来自于网络，请自行研究使用
基本VERILOG模块，有相当多的功能，慢慢欣赏吧-Basic Verilog module, a considerable number of functions,慢慢欣赏吧
(系统自动生成,下载前可以参看下载内容)
下载文件列表
DELAY_D.v
MUX_8X1_M.v
OR4X32_REG_O.v
OUTPUT_PIPELINE_O.v
parameter_file.v
RD_CNTRL_R.v
REG32_R.v
S2P8X32_S.v
SER_PAR_LIB.v
SYNC_S.v
TOP_VHD_T.v
WR_CNTRL_W.v
MUX_8X1_M.v
OR4X32_REG_O.v
OUTPUT_PIPELINE_O.v
parameter_file.v
RD_CNTRL_R.v
REG32_R.v
S2P8X32_S.v
SER_PAR_LIB.v
SYNC_S.v
TOP_VHD_T.v
WR_CNTRL_W.v