文件名称:uartverlog
介绍说明--下载内容均来自于网络,请自行研究使用
占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号-Occupy fewer resources verilog HDL uart interface adopted a fixed baud rate of 115200, can modify the procedure to modify the baud rate frequency, the model of a start bit, 8 data bits, 1 stop bit with one word section of the cache when the cache empty space-time output signal
(系统自动生成,下载前可以参看下载内容)
下载文件列表
uart verlog
...........\uart_115200.bsf
...........\uart_115200.v
...........\uart_115200.bsf
...........\uart_115200.v