文件名称:source_vhdl
介绍说明－－下载内容均来自于网络，请自行研究使用
VHDL设计实例，实现常用的逻辑设计方法。-VHDL design example, the achievement of commonly used methods of logic design.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
delay.vhd
mux_8x1.vhd
or4x32_reg.vhd
output_pipeline.vhd
rd_cntrl.vhd
reg32.vhd
s2p8x32.vhd
ser_par_lib.vhd
sync.vhd
top_vhd.vhd
wr_cntrl.vhd
mux_8x1.vhd
or4x32_reg.vhd
output_pipeline.vhd
rd_cntrl.vhd
reg32.vhd
s2p8x32.vhd
ser_par_lib.vhd
sync.vhd
top_vhd.vhd
wr_cntrl.vhd