文件名称:Clock
介绍说明－－下载内容均来自于网络，请自行研究使用
用Verilog 实现的电子时钟，给初学者一个模版，学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
Clock
.....\clk.v
.....\Clock.qpf
.....\Clock.qsf
.....\clock.v
.....\db
.....\..\Clock.db_info
.....\delay.v
.....\display.v
.....\fdiv.v
.....\fdiv_ms.v
.....\key_press.v
.....\时钟文档.doc
.....\clk.v
.....\Clock.qpf
.....\Clock.qsf
.....\clock.v
.....\db
.....\..\Clock.db_info
.....\delay.v
.....\display.v
.....\fdiv.v
.....\fdiv_ms.v
.....\key_press.v
.....\时钟文档.doc