文件名称:an486_design_example
介绍说明－－下载内容均来自于网络，请自行研究使用
VHDL实现SPI接口转I2c接口的源代码，可以直接调用-VHDL realize I2C interface SPI interface to the source code, you can directly call
(系统自动生成,下载前可以参看下载内容)
下载文件列表
an486_design_example
....................\AN486_SPI_to_I2C_Altera_MAX_II_CPLD_Design_Example
....................\..................................................\code
....................\..................................................\....\SPI_to_I2C.v
....................\..................................................\modelsim
....................\..................................................\........\SPI_to_I2C.cr.mti
....................\..................................................\........\SPI_to_I2C.mpf
....................\..................................................\........\SPI_to_I2C.v
....................\..................................................\........\SPI_to_I2C_test.v
....................\..................................................\........\SPI_to_I2C_test.v.bak
....................\..................................................\........\transcript
....................\..................................................\........\vsim.wlf
....................\..................................................\........\wave.do
....................\..................................................\........\work
....................\..................................................\........\....\@i2@c_master
....................\..................................................\........\....\............\verilog.psm
....................\..................................................\........\....\............\_primary.dat
....................\..................................................\........\....\............\_primary.vhd
....................\..................................................\........\....\@s@p@i_slave
....................\..................................................\........\....\............\verilog.psm
....................\..................................................\........\....\............\_primary.dat
....................\..................................................\........\....\............\_primary.vhd
....................\..................................................\........\....\@s@p@i_to_@i2@c
....................\..................................................\........\....\...............\verilog.psm
....................\..................................................\........\....\...............\_primary.dat
....................\..................................................\........\....\...............\_primary.vhd
....................\..................................................\........\....\@s@p@i_to_@i2@c_test
....................\..................................................\........\....\....................\verilog.psm
....................\..................................................\........\....\....................\_primary.dat
....................\..................................................\........\....\....................\_primary.vhd
....................\..................................................\........\....\divider
....................\..................................................\........\....\.......\verilog.psm
....................\..................................................\........\....\.......\_primary.dat
....................\..................................................\........\....\.......\_primary.vhd
....................\..................................................\........\....\internal_oss_altufm_osc_7p3
....................\..................................................\........\....\...........................\verilog.psm
....................\..................................................\........\....\...........................\_primary.dat
....................\..................................................\........\....\...........................\_primary.vhd
....................\..................................................\........\....\_info
....................\..................................................\quartus
....................\.........................
....................\AN486_SPI_to_I2C_Altera_MAX_II_CPLD_Design_Example
....................\..................................................\code
....................\..................................................\....\SPI_to_I2C.v
....................\..................................................\modelsim
....................\..................................................\........\SPI_to_I2C.cr.mti
....................\..................................................\........\SPI_to_I2C.mpf
....................\..................................................\........\SPI_to_I2C.v
....................\..................................................\........\SPI_to_I2C_test.v
....................\..................................................\........\SPI_to_I2C_test.v.bak
....................\..................................................\........\transcript
....................\..................................................\........\vsim.wlf
....................\..................................................\........\wave.do
....................\..................................................\........\work
....................\..................................................\........\....\@i2@c_master
....................\..................................................\........\....\............\verilog.psm
....................\..................................................\........\....\............\_primary.dat
....................\..................................................\........\....\............\_primary.vhd
....................\..................................................\........\....\@s@p@i_slave
....................\..................................................\........\....\............\verilog.psm
....................\..................................................\........\....\............\_primary.dat
....................\..................................................\........\....\............\_primary.vhd
....................\..................................................\........\....\@s@p@i_to_@i2@c
....................\..................................................\........\....\...............\verilog.psm
....................\..................................................\........\....\...............\_primary.dat
....................\..................................................\........\....\...............\_primary.vhd
....................\..................................................\........\....\@s@p@i_to_@i2@c_test
....................\..................................................\........\....\....................\verilog.psm
....................\..................................................\........\....\....................\_primary.dat
....................\..................................................\........\....\....................\_primary.vhd
....................\..................................................\........\....\divider
....................\..................................................\........\....\.......\verilog.psm
....................\..................................................\........\....\.......\_primary.dat
....................\..................................................\........\....\.......\_primary.vhd
....................\..................................................\........\....\internal_oss_altufm_osc_7p3
....................\..................................................\........\....\...........................\verilog.psm
....................\..................................................\........\....\...........................\_primary.dat
....................\..................................................\........\....\...........................\_primary.vhd
....................\..................................................\........\....\_info
....................\..................................................\quartus
....................\.........................