altera

......\stratixgx

......\.........\@p@r@i@m_@d@f@f@e

......\.........\.................\verilog.asm

......\.........\.................\verilog.psm

......\.........\.................\_primary.dat

......\.........\.................\_primary.vhd

......\.........\and1

......\.........\....\verilog.asm

......\.........\....\verilog.psm

......\.........\....\_primary.dat

......\.........\....\_primary.vhd

......\.........\and16

......\.........\.....\verilog.asm

......\.........\.....\verilog.psm

......\.........\.....\_primary.dat

......\.........\.....\_primary.vhd

......\.........\b17mux21

......\.........\........\verilog.asm

......\.........\........\verilog.psm

......\.........\........\_primary.dat

......\.........\........\_primary.vhd

......\.........\b5mux21

......\.........\.......\verilog.asm

......\.........\.......\verilog.psm

......\.........\.......\_primary.dat

......\.........\.......\_primary.vhd

......\.........\bmux21

......\.........\......\verilog.asm

......\.........\......\verilog.psm

......\.........\......\_primary.dat

......\.........\......\_primary.vhd

......\.........\dffe

......\.........\....\verilog.asm

......\.........\....\verilog.psm

......\.........\....\_primary.dat

......\.........\....\_primary.vhd

......\.........\latch

......\.........\.....\verilog.asm

......\.........\.....\verilog.psm

......\.........\.....\_primary.dat

......\.........\.....\_primary.vhd

......\.........\mux21

......\.........\.....\verilog.asm

......\.........\.....\verilog.psm

......\.........\.....\_primary.dat

......\.........\.....\_primary.vhd

......\.........\m_cntr

......\.........\......\verilog.asm

......\.........\......\verilog.psm

......\.........\......\_primary.dat

......\.........\......\_primary.vhd

......\.........\nmux21

......\.........\......\verilog.asm

......\.........\......\verilog.psm

......\.........\......\_primary.dat

......\.........\......\_primary.vhd

......\.........\n_cntr

......\.........\......\verilog.asm

......\.........\......\verilog.psm

......\.........\......\_primary.dat

......\.........\......\_primary.vhd

......\.........\pll_reg

......\.........\.......\verilog.asm

......\.........\.......\verilog.psm

......\.........\.......\_primary.dat

......\.........\.......\_primary.vhd

......\.........\scale_cntr

......\.........\..........\verilog.asm

......\.........\..........\verilog.psm

......\.........\..........\_primary.dat

......\.........\..........\_primary.vhd

......\.........\stratixgx_asynch_io

......\.........\...................\verilog.asm

......\.........\...................\verilog.psm

......\.........\...................\_primary.dat

......\.........\...................\_primary.vhd

......\.........\stratixgx_asynch_lcell

......\.........\......................\verilog.asm

......\.........\......................\verilog.psm

......\.........\......................\_primary.dat

......\.........\......................\_primary.vhd

......\.........\stratixgx_crcblock

......\.........\..................\verilog.asm

......\.........\..................\verilog.psm

......\.........\..................\_primary.dat

......\.........\..................\_primary.vhd

......\.........\stratixgx_dll

......\.........\.............\verilog.asm

......\.........\.............\verilog.psm

......\.........\.............\_primary.dat

......\.........\.............\_primary.vhd

......\.........\stratixgx_dpa_receiver

......\.........\......................\verilog.asm

......\.........\......................\verilog.psm

......\.........\......................\_primary.dat

......\.........\......................\_primary.vhd

......\.........\stratixgx_io

......\.........\............\verilog.asm

......\.........\............\verilog.psm