文件名称:viterbi
介绍说明－－下载内容均来自于网络，请自行研究使用
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through
相关搜索： viterbi
viterbi
verilog
viterbi
VHDL
Verilog
codec
verilog
Viterbi-decoding
卷积
vhdl
viterbi
卷积
译码
卷积编
译码
viterbi
verilog
viterbi
VHDL
Verilog
codec
verilog
Viterbi-decoding
卷积
vhdl
viterbi
卷积
译码
卷积编
译码
(系统自动生成,下载前可以参看下载内容)
下载文件列表
viterbi
.......\acs.v
.......\bmg.v
.......\control.v
.......\decoder.v
.......\dff.v
.......\mmu.v
.......\params.v
.......\ram.v
.......\tbu.v
.......\testbench.v
.......\viterbi_encode9.v
.......\acs.v
.......\bmg.v
.......\control.v
.......\decoder.v
.......\dff.v
.......\mmu.v
.......\params.v
.......\ram.v
.......\tbu.v
.......\testbench.v
.......\viterbi_encode9.v