文件名称:32_bit_cpu
介绍说明－－下载内容均来自于网络，请自行研究使用
两条5级的并行流水线，乘法器还有一个简单的中断系统（带一个中断管理的‘操作系统’吧），再加上一个编译器。
主要是说明一下CPU的设计方法，还有一些简单的模块例如加法器，乘法器-5牟 水 撸 朔 一 虻サ 卸蔚 统 一卸危摹 蔚 统 桑 偌 一要 说 一CPU品一些 虻サ 模 臃 朔
主要是说明一下CPU的设计方法，还有一些简单的模块例如加法器，乘法器-5牟 水 撸 朔 一 虻サ 卸蔚 统 一卸危摹 蔚 统 桑 偌 一要 说 一CPU品一些 虻サ 模 臃 朔
(系统自动生成,下载前可以参看下载内容)
下载文件列表
32位CPU设计
...........\CPU设计报告.doc
...........\Super
...........\.....\Adder
...........\.....\.....\Adder.v
...........\.....\Adder32.v
...........\.....\ALU.v
...........\.....\CtrlUnit.v
...........\.....\Decoder
...........\.....\.......\Decoder.v
...........\.....\FlagReg.v
...........\.....\GET_OPER.v
...........\.....\IMME_EX.v
...........\.....\INS_DECODER.v
...........\.....\IRLoader.v
...........\.....\J_PATH.v
...........\.....\Logic
...........\.....\.....\Logic32.v
...........\.....\Mul16.v
...........\.....\MUX
...........\.....\...\MUX32x32.v
...........\.....\...\MUXx1.v
...........\.....\...\MUXx1test.v
...........\.....\MUXx1.v
...........\.....\Ram.v
...........\.....\Reg32
...........\.....\.....\D_flp.v
...........\.....\.....\Reg32.v
...........\.....\.....\RegGroup32.v
...........\.....\Reg32.v
...........\.....\RegGroup32.v
...........\.....\Relative
...........\.....\........\MUXx1.v
...........\.....\........\Relative.v
...........\.....\Shift32
...........\.....\.......\Inc5.v
...........\.....\.......\Shift32.v
...........\.....\.......\Shift64_32.v
...........\.....\Super.v
...........\.....\SysIns.v
...........\.....\test.txt
...........\.....\work
...........\.....\....\@a@l@u
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@adder16_@m
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@adder32
...........\.....\....\........\verilog.asm
...........\.....\....\........\_primary.dat
...........\.....\....\........\_primary.vhd
...........\.....\....\@adder4x8
...........\.....\....\.........\verilog.asm
...........\.....\....\.........\_primary.dat
...........\.....\....\.........\_primary.vhd
...........\.....\....\@adder4_@m
...........\.....\....\..........\verilog.asm
...........\.....\....\..........\_primary.dat
...........\.....\....\..........\_primary.vhd
...........\.....\....\@adder8
...........\.....\....\.......\verilog.asm
...........\.....\....\.......\_primary.dat
...........\.....\....\.......\_primary.vhd
...........\.....\....\@block
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@compare5
...........\.....\....\.........\verilog.asm
...........\.....\....\.........\_primary.dat
...........\.....\....\.........\_primary.vhd
...........\.....\....\@ctrl@unit
...........\.....\....\..........\verilog.asm
...........\.....\....\..........\_primary.dat
...........\.....\....\..........\_primary.vhd
...........\.....\....\@dec2
...........\.....\....\.....\verilog.asm
...........\.....\....\.....\_primary.dat
...........\.....\....\.....\_primary.vhd
...........\.....\....\@dec3
...........\.....\....\.....\verilog.asm
...........\.....\....\.....\_primary.dat
...........\.....\....\.....\_primary.vhd
...........\.....\....\@dec32
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@does1@read
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@does@write
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@d_flipflop
...........\.....\....\...........\verilog.asm
...........\CPU设计报告.doc
...........\Super
...........\.....\Adder
...........\.....\.....\Adder.v
...........\.....\Adder32.v
...........\.....\ALU.v
...........\.....\CtrlUnit.v
...........\.....\Decoder
...........\.....\.......\Decoder.v
...........\.....\FlagReg.v
...........\.....\GET_OPER.v
...........\.....\IMME_EX.v
...........\.....\INS_DECODER.v
...........\.....\IRLoader.v
...........\.....\J_PATH.v
...........\.....\Logic
...........\.....\.....\Logic32.v
...........\.....\Mul16.v
...........\.....\MUX
...........\.....\...\MUX32x32.v
...........\.....\...\MUXx1.v
...........\.....\...\MUXx1test.v
...........\.....\MUXx1.v
...........\.....\Ram.v
...........\.....\Reg32
...........\.....\.....\D_flp.v
...........\.....\.....\Reg32.v
...........\.....\.....\RegGroup32.v
...........\.....\Reg32.v
...........\.....\RegGroup32.v
...........\.....\Relative
...........\.....\........\MUXx1.v
...........\.....\........\Relative.v
...........\.....\Shift32
...........\.....\.......\Inc5.v
...........\.....\.......\Shift32.v
...........\.....\.......\Shift64_32.v
...........\.....\Super.v
...........\.....\SysIns.v
...........\.....\test.txt
...........\.....\work
...........\.....\....\@a@l@u
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@adder16_@m
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@adder32
...........\.....\....\........\verilog.asm
...........\.....\....\........\_primary.dat
...........\.....\....\........\_primary.vhd
...........\.....\....\@adder4x8
...........\.....\....\.........\verilog.asm
...........\.....\....\.........\_primary.dat
...........\.....\....\.........\_primary.vhd
...........\.....\....\@adder4_@m
...........\.....\....\..........\verilog.asm
...........\.....\....\..........\_primary.dat
...........\.....\....\..........\_primary.vhd
...........\.....\....\@adder8
...........\.....\....\.......\verilog.asm
...........\.....\....\.......\_primary.dat
...........\.....\....\.......\_primary.vhd
...........\.....\....\@block
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@compare5
...........\.....\....\.........\verilog.asm
...........\.....\....\.........\_primary.dat
...........\.....\....\.........\_primary.vhd
...........\.....\....\@ctrl@unit
...........\.....\....\..........\verilog.asm
...........\.....\....\..........\_primary.dat
...........\.....\....\..........\_primary.vhd
...........\.....\....\@dec2
...........\.....\....\.....\verilog.asm
...........\.....\....\.....\_primary.dat
...........\.....\....\.....\_primary.vhd
...........\.....\....\@dec3
...........\.....\....\.....\verilog.asm
...........\.....\....\.....\_primary.dat
...........\.....\....\.....\_primary.vhd
...........\.....\....\@dec32
...........\.....\....\......\verilog.asm
...........\.....\....\......\_primary.dat
...........\.....\....\......\_primary.vhd
...........\.....\....\@does1@read
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@does@write
...........\.....\....\...........\verilog.asm
...........\.....\....\...........\_primary.dat
...........\.....\....\...........\_primary.vhd
...........\.....\....\@d_flipflop
...........\.....\....\...........\verilog.asm