文件名称:VHDLshejishili
介绍说明--下载内容均来自于网络,请自行研究使用
很实用的VHDL电路模块的设计,里面有很多例子,包括VGA控制器的时序设计-Very practical VHDL circuit module design, there are many examples, including the VGA timing controller design
(系统自动生成,下载前可以参看下载内容)
下载文件列表
20080111143727261.pdf
20080126170334450.gz
20080126170334450.gz