文件名称:an502_design_example
介绍说明－－下载内容均来自于网络，请自行研究使用
EMP1270原理图，希望对大家有帮助，-EMP1270 schematic diagram, in the hope that everyone has to help,
(系统自动生成,下载前可以参看下载内容)
下载文件列表
SMBus_Controller_Altera_MAX_II_CPLD_Design_Example
..................................................\code
..................................................\....\arbitration.v
..................................................\....\bus_idle_detect.v
..................................................\....\mod__crc.v
..................................................\....\op_stage.v
..................................................\....\oscillator.v
..................................................\....\smbus_controller.v
..................................................\modelsim
..................................................\........\arbitration.v
..................................................\........\bus_idle_detect.v
..................................................\........\mod__crc.v
..................................................\........\op_stage.v
..................................................\........\oscillator.v
..................................................\........\smbus_controller.cr.mti
..................................................\........\smbus_controller.mpf
..................................................\........\smbus_controller.v
..................................................\........\transcript
..................................................\........\tst_bnch.v
..................................................\........\vsim.wlf
..................................................\........\wave.do
..................................................\........\work
..................................................\........\....\arbitration
..................................................\........\....\...........\verilog.psm
..................................................\........\....\...........\_primary.dat
..................................................\........\....\...........\_primary.vhd
..................................................\........\....\bus_idle_detect
..................................................\........\....\...............\verilog.psm
..................................................\........\....\...............\_primary.dat
..................................................\........\....\...............\_primary.vhd
..................................................\........\....\clkgen_low_extend_detect
..................................................\........\....\........................\verilog.psm
..................................................\........\....\........................\_primary.dat
..................................................\........\....\........................\_primary.vhd
..................................................\........\....\fsm
..................................................\........\....\...\verilog.psm
..................................................\........\....\...\_primary.dat
..................................................\........\....\...\_primary.vhd
..................................................\........\....\mod_crc
..................................................\........\....\.......\verilog.psm
..................................................\........\....\.......\_primary.dat
..................................................\........\....\.......\_primary.vhd
..................................................\........\....\oscillator
..................................................\........\....\..........\verilog.psm
..................................................\........\....\..........\_primary.dat
..................................................\........\....\..........\_primary.vhd
..................................................\........\....\oscillator_altufm_osc_7p3
..................................................\........\....\.........................\verilog.psm
..................................................\........\....\.........................\_primary.dat
..................................................\........\....\.........................\_primary.vhd
..................................................\......
..................................................\code
..................................................\....\arbitration.v
..................................................\....\bus_idle_detect.v
..................................................\....\mod__crc.v
..................................................\....\op_stage.v
..................................................\....\oscillator.v
..................................................\....\smbus_controller.v
..................................................\modelsim
..................................................\........\arbitration.v
..................................................\........\bus_idle_detect.v
..................................................\........\mod__crc.v
..................................................\........\op_stage.v
..................................................\........\oscillator.v
..................................................\........\smbus_controller.cr.mti
..................................................\........\smbus_controller.mpf
..................................................\........\smbus_controller.v
..................................................\........\transcript
..................................................\........\tst_bnch.v
..................................................\........\vsim.wlf
..................................................\........\wave.do
..................................................\........\work
..................................................\........\....\arbitration
..................................................\........\....\...........\verilog.psm
..................................................\........\....\...........\_primary.dat
..................................................\........\....\...........\_primary.vhd
..................................................\........\....\bus_idle_detect
..................................................\........\....\...............\verilog.psm
..................................................\........\....\...............\_primary.dat
..................................................\........\....\...............\_primary.vhd
..................................................\........\....\clkgen_low_extend_detect
..................................................\........\....\........................\verilog.psm
..................................................\........\....\........................\_primary.dat
..................................................\........\....\........................\_primary.vhd
..................................................\........\....\fsm
..................................................\........\....\...\verilog.psm
..................................................\........\....\...\_primary.dat
..................................................\........\....\...\_primary.vhd
..................................................\........\....\mod_crc
..................................................\........\....\.......\verilog.psm
..................................................\........\....\.......\_primary.dat
..................................................\........\....\.......\_primary.vhd
..................................................\........\....\oscillator
..................................................\........\....\..........\verilog.psm
..................................................\........\....\..........\_primary.dat
..................................................\........\....\..........\_primary.vhd
..................................................\........\....\oscillator_altufm_osc_7p3
..................................................\........\....\.........................\verilog.psm
..................................................\........\....\.........................\_primary.dat
..................................................\........\....\.........................\_primary.vhd
..................................................\......