文件名称:VHDL_TIMERCHIP_Design
介绍说明－－下载内容均来自于网络，请自行研究使用
基于VHDL的定时计数芯片的设计
通过模块化，状态图设计实现定时芯片-VHDL-based timing count chip design through modular, state diagram design timing chip
通过模块化，状态图设计实现定时芯片-VHDL-based timing count chip design through modular, state diagram design timing chip
(系统自动生成,下载前可以参看下载内容)
下载文件列表
基于VHDL的定时计数芯片的设计.PDF