文件名称:fenpin1
介绍说明--下载内容均来自于网络,请自行研究使用
VHDL分频器,利用分频比较错法,要实现K=324/28=8.3571428571...的分频周期为28,18个8分频和10个9分频循环,所以设一个0到27的循环计数器,每当1、4、7、10、13、16、19、22、27时进行9分频,其他时为8分频;为使占空比尽量接近50%,需要在每一个8或9分频中设定一下输出几个时钟的0和1。-err
(系统自动生成,下载前可以参看下载内容)
下载文件列表
fenpin.vhd
fenpin1.vhd
fenpin1.vhd