文件名称:PWM
介绍说明－－下载内容均来自于网络，请自行研究使用
Core_PWM,verilog语言编写，可用于电机驱动-Core_PWM, verilog language, can be used for motor drive
相关搜索： PWM
verilog
verilog
pwm
pwm
pwm
vhdl
verilog
vhdl
pwm
vhdl
motor
drive
motor
vhdl
pwm
verilog
pwm---veriolg
verilog
verilog
pwm
pwm
pwm
vhdl
verilog
vhdl
pwm
vhdl
motor
drive
motor
vhdl
pwm
verilog
pwm---veriolg
(系统自动生成,下载前可以参看下载内容)
下载文件列表
PWM
...\Project
...\.......\PWM
...\.......\...\assert.log
...\.......\...\component
...\.......\...\constraint
...\.......\...\..........\pwm_top.pdc
...\.......\...\..........\top_sdc.sdc
...\.......\...\coreconsole
...\.......\...\designer
...\.......\...\........\impl1
...\.......\...\........\.....\control.adb
...\.......\...\........\.....\control.dtf
...\.......\...\........\.....\control.ide_des
...\.......\...\........\.....\control.tcl
...\.......\...\........\.....\designer.log
...\.......\...\........\.....\designer_genhdl.log
...\.......\...\........\.....\designer_gen_ba.log
...\.......\...\........\.....\simulation
...\.......\...\........\.....\..........\postlayout
...\.......\...\........\.....\..........\..........\stimulus
...\.......\...\........\.....\..........\..........\........\verilog.psm
...\.......\...\........\.....\..........\..........\........\_primary.dat
...\.......\...\........\.....\..........\..........\........\_primary.vhd
...\.......\...\........\.....\..........\..........\tb_clock_minmax
...\.......\...\........\.....\..........\..........\...............\verilog.psm
...\.......\...\........\.....\..........\..........\...............\_primary.dat
...\.......\...\........\.....\..........\..........\...............\_primary.vhd
...\.......\...\........\.....\..........\..........\testbench
...\.......\...\........\.....\..........\..........\.........\verilog.psm
...\.......\...\........\.....\..........\..........\.........\_primary.dat
...\.......\...\........\.....\..........\..........\.........\_primary.vhd
...\.......\...\........\.....\..........\..........\top
...\.......\...\........\.....\..........\..........\...\verilog.psm
...\.......\...\........\.....\..........\..........\...\_primary.dat
...\.......\...\........\.....\..........\..........\...\_primary.vhd
...\.......\...\........\.....\..........\..........\_info
...\.......\...\........\.....\..........\..........\_temp
...\.......\...\........\.....\top.adb
...\.......\...\........\.....\top.dtf
...\.......\...\........\.....\.......\verify.log
...\.......\...\........\.....\top.ide_des
...\.......\...\........\.....\top.pdb
...\.......\...\........\.....\top.pdb.depends
...\.......\...\........\.....\top.tcl
...\.......\...\........\.....\top_ba.sdf
...\.......\...\........\.....\top_ba.v
...\.......\...\hdl
...\.......\...\...\hdlsynchk.tcl
...\.......\...\...\PWM.v
...\.......\...\...\PWM_contr.v
...\.......\...\...\TOP.v
...\.......\...\phy_synthesis
...\.......\...\PWM.prj
...\.......\...\simulation
...\.......\...\..........\meminit.dat
...\.......\...\..........\modelsim.ini
...\.......\...\..........\modelsim.ini.sav
...\.......\...\..........\modelsim.log
...\.......\...\..........\postsynth
...\.......\...\..........\.........\@p@l@l_1
...\.......\...\..........\.........\........\verilog.psm
...\.......\...\..........\.........\........\_primary.dat
...\.......\...\..........\.........\........\_primary.vhd
...\.......\...\..........\.........\@p@w@m
...\.......\...\..........\.........\......\verilog.psm
...\.......\...\..........\.........\......\_primary.dat
...\.......\...\..........\.........\......\_primary.vhd
...\.......\...\..........\.........\control
...\.......\...\..........\.........\.......\verilog.psm
...\.......\...\..........\.........\.......\_primary.dat
...\.......\...\..........\.........\.......\_primary.vhd
...\.......\...\..........\.........\stimulus
...\.......\...\..........\.........\........\verilog.psm
...\.......\...\..........\.........\........\_primary.dat
...\.......\...\..........\.........\........\_primary.vhd
...\.......\...\..........\.........\tb_clock_minmax
...\.......\...\..........\.........\...............\verilog.psm
...\.......\...\..........\.........\...............\_primary.dat
...\.......\...\..........\.........\...............\_primary.vhd
...\.......\...\..........\.........\testbench
...\.......\...\..........\.........\.........\verilog.psm
...\.......\...\..........\.........\.........\_primary.dat
...\.......\...\..........\.........\.....
...\Project
...\.......\PWM
...\.......\...\assert.log
...\.......\...\component
...\.......\...\constraint
...\.......\...\..........\pwm_top.pdc
...\.......\...\..........\top_sdc.sdc
...\.......\...\coreconsole
...\.......\...\designer
...\.......\...\........\impl1
...\.......\...\........\.....\control.adb
...\.......\...\........\.....\control.dtf
...\.......\...\........\.....\control.ide_des
...\.......\...\........\.....\control.tcl
...\.......\...\........\.....\designer.log
...\.......\...\........\.....\designer_genhdl.log
...\.......\...\........\.....\designer_gen_ba.log
...\.......\...\........\.....\simulation
...\.......\...\........\.....\..........\postlayout
...\.......\...\........\.....\..........\..........\stimulus
...\.......\...\........\.....\..........\..........\........\verilog.psm
...\.......\...\........\.....\..........\..........\........\_primary.dat
...\.......\...\........\.....\..........\..........\........\_primary.vhd
...\.......\...\........\.....\..........\..........\tb_clock_minmax
...\.......\...\........\.....\..........\..........\...............\verilog.psm
...\.......\...\........\.....\..........\..........\...............\_primary.dat
...\.......\...\........\.....\..........\..........\...............\_primary.vhd
...\.......\...\........\.....\..........\..........\testbench
...\.......\...\........\.....\..........\..........\.........\verilog.psm
...\.......\...\........\.....\..........\..........\.........\_primary.dat
...\.......\...\........\.....\..........\..........\.........\_primary.vhd
...\.......\...\........\.....\..........\..........\top
...\.......\...\........\.....\..........\..........\...\verilog.psm
...\.......\...\........\.....\..........\..........\...\_primary.dat
...\.......\...\........\.....\..........\..........\...\_primary.vhd
...\.......\...\........\.....\..........\..........\_info
...\.......\...\........\.....\..........\..........\_temp
...\.......\...\........\.....\top.adb
...\.......\...\........\.....\top.dtf
...\.......\...\........\.....\.......\verify.log
...\.......\...\........\.....\top.ide_des
...\.......\...\........\.....\top.pdb
...\.......\...\........\.....\top.pdb.depends
...\.......\...\........\.....\top.tcl
...\.......\...\........\.....\top_ba.sdf
...\.......\...\........\.....\top_ba.v
...\.......\...\hdl
...\.......\...\...\hdlsynchk.tcl
...\.......\...\...\PWM.v
...\.......\...\...\PWM_contr.v
...\.......\...\...\TOP.v
...\.......\...\phy_synthesis
...\.......\...\PWM.prj
...\.......\...\simulation
...\.......\...\..........\meminit.dat
...\.......\...\..........\modelsim.ini
...\.......\...\..........\modelsim.ini.sav
...\.......\...\..........\modelsim.log
...\.......\...\..........\postsynth
...\.......\...\..........\.........\@p@l@l_1
...\.......\...\..........\.........\........\verilog.psm
...\.......\...\..........\.........\........\_primary.dat
...\.......\...\..........\.........\........\_primary.vhd
...\.......\...\..........\.........\@p@w@m
...\.......\...\..........\.........\......\verilog.psm
...\.......\...\..........\.........\......\_primary.dat
...\.......\...\..........\.........\......\_primary.vhd
...\.......\...\..........\.........\control
...\.......\...\..........\.........\.......\verilog.psm
...\.......\...\..........\.........\.......\_primary.dat
...\.......\...\..........\.........\.......\_primary.vhd
...\.......\...\..........\.........\stimulus
...\.......\...\..........\.........\........\verilog.psm
...\.......\...\..........\.........\........\_primary.dat
...\.......\...\..........\.........\........\_primary.vhd
...\.......\...\..........\.........\tb_clock_minmax
...\.......\...\..........\.........\...............\verilog.psm
...\.......\...\..........\.........\...............\_primary.dat
...\.......\...\..........\.........\...............\_primary.vhd
...\.......\...\..........\.........\testbench
...\.......\...\..........\.........\.........\verilog.psm
...\.......\...\..........\.........\.........\_primary.dat
...\.......\...\..........\.........\.....