文件名称:A-to-D-VerilogHDL
介绍说明－－下载内容均来自于网络，请自行研究使用
在硬體上將十進制轉二進制，不需要使用加法器的運算方式，大大減少運算的時間。-In terms of hardware decimal to binary will be no need to use adder computing the way, greatly reducing the computing time.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
A-to-D-VerilogHDL
.................\atd.v
.................\atd_testbench.v
.................\atd.v
.................\atd_testbench.v