文件名称:shzzh
介绍说明--下载内容均来自于网络,请自行研究使用
这是在FPGA上实现的数字钟功能,用VERILOG语言编程,已功过编译,仿真验证-This is the FPGA to achieve the digital clock function with verilog programming language, compiler has merits and demerits. Simulation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
shzzh.doc