文件名称:vhdl_clock

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 317kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 赵**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

VHDL实现数字时钟,利用数码管和CPLD 设计的计数器实现一个数字时钟,可以显示小时,分钟,秒。程序主要要靠考虑十进制和六十进制计数器的编写。

以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and seconds. The procedure depends on the metric system and consider six decimal counter preparation. The experimental procedure in the source code for a detailed Notes
(系统自动生成,下载前可以参看下载内容)

下载文件列表

数字时钟

........\clock

........\.....\clock.asm.rpt

........\.....\clock.done

........\.....\clock.fit.eqn

........\.....\clock.fit.rpt

........\.....\clock.fit.summary

........\.....\clock.flow.rpt

........\.....\clock.map.eqn

........\.....\clock.map.rpt

........\.....\clock.map.summary

........\.....\clock.pin

........\.....\clock.pof

........\.....\clock.qpf

........\.....\clock.qsf

........\.....\clock.qws

........\.....\clock.tan.rpt

........\.....\clock.tan.summary

........\.....\clock.vhd

........\.....\cmp_state.ini

........\.....\db

........\.....\..\clock.asm.qmsg

........\.....\..\clock.cbx.xml

........\.....\..\clock.cmp.cdb

........\.....\..\clock.cmp.hdb

........\.....\..\clock.cmp.rdb

........\.....\..\clock.cmp.tdb

........\.....\..\clock.cmp0.ddb

........\.....\..\clock.db_info

........\.....\..\clock.eco.cdb

........\.....\..\clock.fit.qmsg

........\.....\..\clock.hier_info

........\.....\..\clock.hif

........\.....\..\clock.map.cdb

........\.....\..\clock.map.hdb

........\.....\..\clock.map.qmsg

........\.....\..\clock.pre_map.cdb

........\.....\..\clock.pre_map.hdb

........\.....\..\clock.psp

........\.....\..\clock.rtlv.hdb

........\.....\..\clock.rtlv_sg.cdb

........\.....\..\clock.rtlv_sg_swap.cdb

........\.....\..\clock.sgdiff.cdb

........\.....\..\clock.sgdiff.hdb

........\.....\..\clock.sld_design_entry.sci

........\.....\..\clock.sld_design_entry_dsc.sci

........\.....\..\clock.syn_hier_info

........\.....\..\clock.tan.qmsg

........\clock.asm.rpt

........\clock.bdf

........\clock.cdf

........\clock.done

........\clock.fit.eqn

........\clock.fit.rpt

........\clock.fit.summary

........\clock.flow.rpt

........\clock.map.eqn

........\clock.map.rpt

........\clock.map.summary

........\clock.pin

........\clock.pof

........\clock.qpf

........\clock.qsf

........\clock.qws

........\clock.sof

........\clock.tan.rpt

........\clock.tan.summary

........\clock_assignment_defaults.qdf

........\cmp_state.ini

........\db

........\..\add_sub_0eh.tdf

........\..\add_sub_9ph.tdf

........\..\add_sub_aph.tdf

........\..\add_sub_bph.tdf

........\..\add_sub_vdh.tdf

........\..\clock.cbx.xml

........\..\clock.cmp.rdb

........\..\clock.db_info

........\..\clock.eco.cdb

........\..\clock.hif

........\..\clock.map.hdb

........\..\clock.map.qmsg

........\..\clock.sld_design_entry.sci

........\..\clock.sld_design_entry_dsc.sci

........\..\clock_cmp.qrpt

........\..\clock_hier_info

........\..\clock_syn_hier_info

........\decode47.bsf

........\decode47.vhd

........\fen1.bsf

........\fen1.vhd

........\fen100.bsf

........\fen100.vhd

........\fen24.bsf

........\fen24.vhd

........\fen60.bsf

........\fen60.vhd

........\sel.bsf

........\sel.vhd

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org