文件名称:Verilog_EXAMPLE

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 374kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • s**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

相关搜索: verilog
example

(系统自动生成,下载前可以参看下载内容)

下载文件列表

01

..\chattering.vhd

02

..\MKEY_IN.vhd

03

..\D_IN.vhd

04

..\DOUT.vhd

05

..\hex2led_decoder.vhd

..\led.vhd

06

..\DMtxDrv.vhd

..\MDPGen.vhd

..\ReadMe.sjis.txt

..\ReadMe.txt

..\regDMtxDrv.vhd

..\rif_DMtxDrv.vhd

..\test_regDMtxDrv.vhd

..\VRamIF.vhd

07

..\ADCTES.vhd

08

..\PWMTES.vhd

09

..\dac902c.vhd

10

..\DAC7615C.vhd

11

..\delay.v

..\dispcont.v

..\in_buffers.v

..\io_buffers.v

..\lfsr.v

..\LFSR_top.qar

..\lfsr_top.v

..\loopcnt.v

..\main_state.v

..\out_buffers.v

..\pll3.v

..\pll5.v

..\pll6.v

..\read_state.v

..\ssram.v

..\write_state.v

12

..\PCIC.V

13

..\i2cBasics_package.vhd

..\i2cMaster.vhd

..\i2cMAU

..\......\i2cDrv.vhd

..\......\i2cRcv.vhd

..\i2cSlave.vhd

..\i2cStDec.vhd

..\ReadMe.sjis.txt

..\ReadMe.txt

..\regI2cMaster.vhd

..\regI2cSlave.vhd

..\rif_i2cMaster.vhd

..\rif_i2cSlave.vhd

..\verif

..\.....\SimRecord.ref.txt

..\.....\t_regI2cSM.vhd

..\.....\t_regI2cSM.vhd~

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org