文件名称:数据结构c描述习题集答案
介绍说明--下载内容均来自于网络,请自行研究使用
减1计数器 一、设计要求 用Verilog HDL语言设计一个计数器。 要求计数器具有异步置位/复位功能,可以进行自增和自减计数,其计数周期为2^N(N为二进制位数)。 二、设计原理 输入/输出说明: d:异步置数数据输入; q:当前计数器数据输出; clock:时钟脉冲; count_en:计数器计数使能控制(1:计数/0:停止计数); updown:计数器进行自加/自减运算控制(1:自加/0:自减); load_d-a counter a reduction, design requirements using Verilog HDL design of a counter. Asynchronous requests with counter-home/reset functions can be carried out by self and self-count reduction, cycle counting of 2 ^ N (N for binary digit). Second, the principle of design input/output Descr iption : d : asynchronous home several data input; Q : The current counter data output; Clock : clock pulse; Count_en : Counting enable control (1 : Counting/0 : Stop counting); Updown : dollars several self-Canada/reduction Operational control (1 : Since the plus/0 : Since decrease); load_d
(系统自动生成,下载前可以参看下载内容)
下载文件列表
第一章 绪论.doc
第七章 图.doc
第三章 栈与队列.doc
第九章 查找.doc
第二章 线性表.doc
第五章 数组和广义表.doc
第八章 动态存储管理.doc
第六章 树和二叉树.doc
第十章 内部排序.doc
第四章 串.doc
第七章 图.doc
第三章 栈与队列.doc
第九章 查找.doc
第二章 线性表.doc
第五章 数组和广义表.doc
第八章 动态存储管理.doc
第六章 树和二叉树.doc
第十章 内部排序.doc
第四章 串.doc