文件名称:9.6_PULSE_Level

  • 所属分类:
  • VHDL编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 5kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 宁*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

基于Verilog-HDL的硬件电路的实现

9.6 脉冲高电平和低电平持续时间的测量与显示

  9.6.1 脉冲高电平和低电平持续时间测量的工作原理

  9.6.2 高低电平持续时间测量模块的设计与实现

  9.6.3 改进型高低电平持续时间测量模块的设计与实现

  9.6.4 begin声明语句的使用方法

  9.6.5 initial语句和always语句的使用方法

  9.6.6 时标信号发生模块的设计与实现

  9.6.7 脉冲高低电平持续时间测量的Verilog-HDL描述

  9.6.8 脉冲高低电平持续时间测量的硬件实现

-Verilog-HDL-based hardware circuits to achieve 9.6 high and low pulse duration measurement and 9.6.1 show the high and low pulse duration of the working principle of measuring the high-low 9.6.2 duration measurement module 9.6.3 Design and Implementation of Improved Measurement of the high-low duration of the Design and Implementation of Module 9.6.4 begin the use of declaration statements 9.6.5 initial statement and statements always use 9.6.6 beacon signal occurs when the module design and 9.6.7 to achieve the high-low pulse duration measurement of Verilog-HDL descr iption 9.6.8 high-low pulse duration measurement hardware implementation
相关搜索: 信号发生
verilog
hdl

(系统自动生成,下载前可以参看下载内容)

下载文件列表

09-06_fangzhen

..............\PULSE_LEVEL.v

..............\PULSE_LEVEL_G.v

..............\PULSE_LEVEL_G_S.v

..............\PULSE_LEVEL_G_S_TEST.v

..............\PULSE_LEVEL_G_TEST.v

..............\PULSE_LEVEL_S.v

..............\PULSE_LEVEL_S_TEST.v

..............\PULSE_LEVEL_TEST.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org