文件名称:verilogsetup
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog学习软件,可以用其学习,掌握该语言的语法规则和运行环境-Verilog learning software can be used to study and master the language grammar rules and operating environment
相关搜索： verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
安装的 软件
...........\VeriLogger Pro v6.5
...........\...................\Examples
...........\...................\Help
...........\...................\Licensing
...........\VLogger
...........\.......\3ac.txt
...........\.......\ac.txt
...........\.......\catalog
...........\.......\Examples
...........\.......\........\3ac.bk
...........\.......\........\3ac.BU
...........\.......\........\3ac.txt
...........\.......\........\ac.bk
...........\.......\........\ac.txt
...........\.......\........\add4.v
...........\.......\........\add4test.v
...........\.......\........\adv13.tim
...........\.......\........\analog.bk
...........\.......\........\analog.tim
...........\.......\........\debpete.txt
...........\.......\........\debugole.txt
...........\.......\........\doc.tim
...........\.......\........\eqn.tim
...........\.......\........\example.xls
...........\.......\........\exampleTim.vcd
...........\.......\........\multdely.tim
...........\.......\........\readme.txt
...........\.......\........\shared.tim
...........\.......\........\spiceoutput.csd
...........\.......\........\sram.v
...........\.......\........\synapticad.vhd
...........\.......\........\tbinstr.tim
...........\.......\........\tbread_orig.tim
...........\.......\........\tbsram.v
...........\.......\........\tbsram.vhd
...........\.......\........\tbwrite.tim
...........\.......\........\tutadv11.tim
...........\.......\........\tutadv21.tim
...........\.......\........\tuthdl1.tim
...........\.......\........\tuthdl2.tim
...........\.......\........\tutlib.tim
...........\.......\........\tutorial.tim
...........\.......\........\tutsim.tim
...........\.......\........\tutsimTim.v
...........\.......\........\untitled.dsk
...........\.......\........\Verilog
...........\.......\........\.......\CompareSignals
...........\.......\........\.......\..............\CompareCounter.hpj
...........\.......\........\.......\..............\CompareDiagram.tim
...........\.......\........\.......\..............\Counter.tim
...........\.......\........\.......\..............\Cvs
...........\.......\........\.......\..............\...\Entries
...........\.......\........\.......\..............\...\Repository
...........\.......\........\.......\..............\...\Root
...........\.......\........\.......\..............\tbench_CS.v
...........\.......\........\.......\GateLevelTimingSimulation
...........\.......\........\.......\.........................\ad_stimulus.v
...........\.......\........\.......\.........................\ripplecounter.hpj
...........\.......\........\.......\.........................\time_sim.sdf
...........\.......\........\.......\.........................\time_sim.v
...........\.......\........\.......\LoopingMarkers
...........\.......\........\.......\..............\Clock.tim
...........\.......\........\.......\..............\Cvs
...........\.......\........\.......\..............\...\Entries
...........\.......\........\.......\..............\...\Repository
...........\.......\........\.......\..............\...\Root
...........\.......\........\.......\..............\enable.tim
...........\.......\........\.......\..............\PWM2.tim
...........\.......\........\.......\..............\pwm2test.hpj
...........\.......\........\.......\..............\tbench_test.v
...........\.......\........\.......\Samples
...........\.......\........\.......\.......\checker.tim
...........\.......\........\.......\.......\Cvs
...........\.......\........\.......\.......\...\Entries
...........\.......\........\.......\.......\...\Repository
...........\.......\........\.......\.......\...\Repository.old
...........\.......\........\.......\.......\...\Root
...........\.......\........\.......\.......\...\Root.old
...........\.......\........\.......\.......\Samples.hpj
...........\.......\........\.......\.......\stimulus.tim
...........\.......\........\.......\.......\tbench.v
...........\.......\........\.......\.......\verilog.log
...........\.......\........\.......\SetupsAndHolds
...........\.......\........\.......\.......
...........\VeriLogger Pro v6.5
...........\...................\Examples
...........\...................\Help
...........\...................\Licensing
...........\VLogger
...........\.......\3ac.txt
...........\.......\ac.txt
...........\.......\catalog
...........\.......\Examples
...........\.......\........\3ac.bk
...........\.......\........\3ac.BU
...........\.......\........\3ac.txt
...........\.......\........\ac.bk
...........\.......\........\ac.txt
...........\.......\........\add4.v
...........\.......\........\add4test.v
...........\.......\........\adv13.tim
...........\.......\........\analog.bk
...........\.......\........\analog.tim
...........\.......\........\debpete.txt
...........\.......\........\debugole.txt
...........\.......\........\doc.tim
...........\.......\........\eqn.tim
...........\.......\........\example.xls
...........\.......\........\exampleTim.vcd
...........\.......\........\multdely.tim
...........\.......\........\readme.txt
...........\.......\........\shared.tim
...........\.......\........\spiceoutput.csd
...........\.......\........\sram.v
...........\.......\........\synapticad.vhd
...........\.......\........\tbinstr.tim
...........\.......\........\tbread_orig.tim
...........\.......\........\tbsram.v
...........\.......\........\tbsram.vhd
...........\.......\........\tbwrite.tim
...........\.......\........\tutadv11.tim
...........\.......\........\tutadv21.tim
...........\.......\........\tuthdl1.tim
...........\.......\........\tuthdl2.tim
...........\.......\........\tutlib.tim
...........\.......\........\tutorial.tim
...........\.......\........\tutsim.tim
...........\.......\........\tutsimTim.v
...........\.......\........\untitled.dsk
...........\.......\........\Verilog
...........\.......\........\.......\CompareSignals
...........\.......\........\.......\..............\CompareCounter.hpj
...........\.......\........\.......\..............\CompareDiagram.tim
...........\.......\........\.......\..............\Counter.tim
...........\.......\........\.......\..............\Cvs
...........\.......\........\.......\..............\...\Entries
...........\.......\........\.......\..............\...\Repository
...........\.......\........\.......\..............\...\Root
...........\.......\........\.......\..............\tbench_CS.v
...........\.......\........\.......\GateLevelTimingSimulation
...........\.......\........\.......\.........................\ad_stimulus.v
...........\.......\........\.......\.........................\ripplecounter.hpj
...........\.......\........\.......\.........................\time_sim.sdf
...........\.......\........\.......\.........................\time_sim.v
...........\.......\........\.......\LoopingMarkers
...........\.......\........\.......\..............\Clock.tim
...........\.......\........\.......\..............\Cvs
...........\.......\........\.......\..............\...\Entries
...........\.......\........\.......\..............\...\Repository
...........\.......\........\.......\..............\...\Root
...........\.......\........\.......\..............\enable.tim
...........\.......\........\.......\..............\PWM2.tim
...........\.......\........\.......\..............\pwm2test.hpj
...........\.......\........\.......\..............\tbench_test.v
...........\.......\........\.......\Samples
...........\.......\........\.......\.......\checker.tim
...........\.......\........\.......\.......\Cvs
...........\.......\........\.......\.......\...\Entries
...........\.......\........\.......\.......\...\Repository
...........\.......\........\.......\.......\...\Repository.old
...........\.......\........\.......\.......\...\Root
...........\.......\........\.......\.......\...\Root.old
...........\.......\........\.......\.......\Samples.hpj
...........\.......\........\.......\.......\stimulus.tim
...........\.......\........\.......\.......\tbench.v
...........\.......\........\.......\.......\verilog.log
...........\.......\........\.......\SetupsAndHolds
...........\.......\........\.......\.......