文件名称:gatediscrip
介绍说明－－下载内容均来自于网络，请自行研究使用
各种门电路模型的VerilogHDL描述-various gates model of Verilog HDL descr iption
相关搜索： verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
dff.v
dff1.v
dff2.v
gate1.v
gate2.v
gate3.v
jk_ff.v
latch_1.v
latch_2.v
latch_8.v
mux_if.v
dff1.v
dff2.v
gate1.v
gate2.v
gate3.v
jk_ff.v
latch_1.v
latch_2.v
latch_8.v
mux_if.v