文件名称:5-3-10_ModelSim
介绍说明－－下载内容均来自于网络，请自行研究使用
综合仿真程序，含全加，解码，滤波等多种功能 Verilog语言-integrated simulation programs, including the All-Canadian, decoding, filtering and other functions Verilog language
(系统自动生成,下载前可以参看下载内容)
下载文件列表
5-3-1_ModelSim
..............\top.v
..............\verilog.cr.mti
..............\verilog.mpf
..............\vsim.wlf
..............\work
..............\....\@comparator_4
..............\....\.............\verilog.asm
..............\....\.............\_primary.dat
..............\....\.............\_primary.vhd
..............\....\@decoder3_8
..............\....\...........\verilog.asm
..............\....\...........\_primary.dat
..............\....\...........\_primary.vhd
..............\....\@d_@flip_@flop
..............\....\..............\verilog.asm
..............\....\..............\_primary.dat
..............\....\..............\_primary.vhd
..............\....\@encoder8_3
..............\....\...........\verilog.asm
..............\....\...........\_primary.dat
..............\....\...........\_primary.vhd
..............\....\@multi@plexer4_1
..............\....\................\verilog.asm
..............\....\................\_primary.dat
..............\....\................\_primary.vhd
..............\....\@shift
..............\....\......\verilog.asm
..............\....\......\_primary.dat
..............\....\......\_primary.vhd
..............\....\counter_4
..............\....\.........\verilog.asm
..............\....\.........\_primary.dat
..............\....\.........\_primary.vhd
..............\....\ex1
..............\....\...\verilog.asm
..............\....\...\_primary.dat
..............\....\...\_primary.vhd
..............\....\ex2
..............\....\...\verilog.asm
..............\....\...\_primary.dat
..............\....\...\_primary.vhd
..............\....\full_adder
..............\....\..........\verilog.asm
..............\....\..........\_primary.dat
..............\....\..........\_primary.vhd
..............\....\myinv
..............\....\.....\verilog.asm
..............\....\.....\_primary.dat
..............\....\.....\_primary.vhd
..............\....\_info
..............\top.v
..............\verilog.cr.mti
..............\verilog.mpf
..............\vsim.wlf
..............\work
..............\....\@comparator_4
..............\....\.............\verilog.asm
..............\....\.............\_primary.dat
..............\....\.............\_primary.vhd
..............\....\@decoder3_8
..............\....\...........\verilog.asm
..............\....\...........\_primary.dat
..............\....\...........\_primary.vhd
..............\....\@d_@flip_@flop
..............\....\..............\verilog.asm
..............\....\..............\_primary.dat
..............\....\..............\_primary.vhd
..............\....\@encoder8_3
..............\....\...........\verilog.asm
..............\....\...........\_primary.dat
..............\....\...........\_primary.vhd
..............\....\@multi@plexer4_1
..............\....\................\verilog.asm
..............\....\................\_primary.dat
..............\....\................\_primary.vhd
..............\....\@shift
..............\....\......\verilog.asm
..............\....\......\_primary.dat
..............\....\......\_primary.vhd
..............\....\counter_4
..............\....\.........\verilog.asm
..............\....\.........\_primary.dat
..............\....\.........\_primary.vhd
..............\....\ex1
..............\....\...\verilog.asm
..............\....\...\_primary.dat
..............\....\...\_primary.vhd
..............\....\ex2
..............\....\...\verilog.asm
..............\....\...\_primary.dat
..............\....\...\_primary.vhd
..............\....\full_adder
..............\....\..........\verilog.asm
..............\....\..........\_primary.dat
..............\....\..........\_primary.vhd
..............\....\myinv
..............\....\.....\verilog.asm
..............\....\.....\_primary.dat
..............\....\.....\_primary.vhd
..............\....\_info