文件名称:viterbi_fpga
介绍说明－－下载内容均来自于网络，请自行研究使用
viterbi译码器的一种fpga实现.是一个cs252
的project的result
供大家研究用-Viterbi Decoder they simply a realization. Cs252 is a result of the project for all research
的project的result
供大家研究用-Viterbi Decoder they simply a realization. Cs252 is a result of the project for all research
(系统自动生成,下载前可以参看下载内容)
下载文件列表
viterbi_fpga
............\cs252
............\.....\bak
............\.....\perl
............\.....\....\altera_compatible.pl
............\.....\....\change.pl
............\.....\....\conf3
............\.....\....\conf4
............\.....\....\conf6
............\.....\....\conf9
............\.....\....\legible.pl
............\.....\....\noise.pl
............\.....\....\NOTES
............\.....\....\viterbi.pl
............\.....\....\viterbi_producer.pl
............\.....\results
............\.....\rtl
............\.....\...\bak
............\.....\...\conf_3_4_2
............\.....\...\..........\acs1_0.v
............\.....\...\..........\acs1_1.v
............\.....\...\..........\acs2_0.v
............\.....\...\..........\acs2_1.v
............\.....\...\..........\backtrack.v
............\.....\...\..........\block.v
............\.....\...\..........\decoder.v
............\.....\...\..........\defs.h
............\.....\...\..........\in_signal.v
............\.....\...\..........\MS_res_ACS1_0.v
............\.....\...\..........\MS_res_ACS1_1.v
............\.....\...\..........\MS_res_ACS2_0.v
............\.....\...\..........\MS_res_ACS2_1.v
............\.....\...\..........\MS_res_stage.v
............\.....\...\..........\res_acs.v
............\.....\...\..........\res_stage.v
............\.....\...\..........\run
............\.....\...\..........\stage.v
............\.....\...\..........\tmp
............\.....\...\..........\top.v
............\.....\...\..........\verilog.log
............\.....\...\conf_3_8_8
............\.....\...\..........\acs1_0.v
............\.....\...\..........\acs1_1.v
............\.....\...\..........\acs2_0.v
............\.....\...\..........\acs2_1.v
............\.....\...\..........\backtrack.v
............\.....\...\..........\block.v
............\.....\...\..........\decoder.v
............\.....\...\..........\defs.h
............\.....\...\..........\in_signal.v
............\.....\...\..........\MS_res_ACS1_0.v
............\.....\...\..........\MS_res_ACS1_1.v
............\.....\...\..........\MS_res_ACS2_0.v
............\.....\...\..........\MS_res_ACS2_1.v
............\.....\...\..........\MS_res_stage.v
............\.....\...\..........\res_acs.v
............\.....\...\..........\res_stage.v
............\.....\...\..........\run
............\.....\...\..........\stage.v
............\.....\...\..........\tmp
............\.....\...\..........\top.v
............\.....\...\conf_4_12_6
............\.....\...\...........\acs1_0.v
............\.....\...\...........\acs1_1.v
............\.....\...\...........\acs2_0.v
............\.....\...\...........\acs2_1.v
............\.....\...\...........\backtrack.v
............\.....\...\...........\block.v
............\.....\...\...........\decoder.v
............\.....\...\...........\defs.h
............\.....\...\...........\in_signal.v
............\.....\...\...........\MS_res_ACS1_0.v
............\.....\...\...........\MS_res_ACS1_1.v
............\.....\...\...........\MS_res_ACS2_0.v
............\.....\...\...........\MS_res_ACS2_1.v
............\.....\...\...........\MS_res_stage.v
............\.....\...\...........\res_acs.v
............\.....\...\...........\res_stage.v
............\.....\...\...........\run
............\.....\...\...........\stage.v
............\.....\...\...........\tmp
............\.....\...\...........\top.v
............\.....\...\...........\verilog.log
............\.....\...\conf_4_20_1
............\.....\...\...........\acs1_0.v
............\.....\...\...........\acs1_1.v
............\.....\...\...........\acs2_0.v
............\.....\...\...........\acs2_1.v
............\.....\...\...........\backtrack.v
............\.....\...\...........\block.v
............\.....\...\...........\decoder.v
............\.....\...\...........\defs.h
............\.....\...\...........\in_signal.v
............\.....\...\...........\MS_res_ACS1_0.v
............\.....\...\...........\MS_res_ACS1_1.v
............\.....\...\...........\MS_res_ACS2_0.v
............\.....\...\...........\MS_res_ACS2_1.v
............\.....\...\...........\MS_res_sta
............\cs252
............\.....\bak
............\.....\perl
............\.....\....\altera_compatible.pl
............\.....\....\change.pl
............\.....\....\conf3
............\.....\....\conf4
............\.....\....\conf6
............\.....\....\conf9
............\.....\....\legible.pl
............\.....\....\noise.pl
............\.....\....\NOTES
............\.....\....\viterbi.pl
............\.....\....\viterbi_producer.pl
............\.....\results
............\.....\rtl
............\.....\...\bak
............\.....\...\conf_3_4_2
............\.....\...\..........\acs1_0.v
............\.....\...\..........\acs1_1.v
............\.....\...\..........\acs2_0.v
............\.....\...\..........\acs2_1.v
............\.....\...\..........\backtrack.v
............\.....\...\..........\block.v
............\.....\...\..........\decoder.v
............\.....\...\..........\defs.h
............\.....\...\..........\in_signal.v
............\.....\...\..........\MS_res_ACS1_0.v
............\.....\...\..........\MS_res_ACS1_1.v
............\.....\...\..........\MS_res_ACS2_0.v
............\.....\...\..........\MS_res_ACS2_1.v
............\.....\...\..........\MS_res_stage.v
............\.....\...\..........\res_acs.v
............\.....\...\..........\res_stage.v
............\.....\...\..........\run
............\.....\...\..........\stage.v
............\.....\...\..........\tmp
............\.....\...\..........\top.v
............\.....\...\..........\verilog.log
............\.....\...\conf_3_8_8
............\.....\...\..........\acs1_0.v
............\.....\...\..........\acs1_1.v
............\.....\...\..........\acs2_0.v
............\.....\...\..........\acs2_1.v
............\.....\...\..........\backtrack.v
............\.....\...\..........\block.v
............\.....\...\..........\decoder.v
............\.....\...\..........\defs.h
............\.....\...\..........\in_signal.v
............\.....\...\..........\MS_res_ACS1_0.v
............\.....\...\..........\MS_res_ACS1_1.v
............\.....\...\..........\MS_res_ACS2_0.v
............\.....\...\..........\MS_res_ACS2_1.v
............\.....\...\..........\MS_res_stage.v
............\.....\...\..........\res_acs.v
............\.....\...\..........\res_stage.v
............\.....\...\..........\run
............\.....\...\..........\stage.v
............\.....\...\..........\tmp
............\.....\...\..........\top.v
............\.....\...\conf_4_12_6
............\.....\...\...........\acs1_0.v
............\.....\...\...........\acs1_1.v
............\.....\...\...........\acs2_0.v
............\.....\...\...........\acs2_1.v
............\.....\...\...........\backtrack.v
............\.....\...\...........\block.v
............\.....\...\...........\decoder.v
............\.....\...\...........\defs.h
............\.....\...\...........\in_signal.v
............\.....\...\...........\MS_res_ACS1_0.v
............\.....\...\...........\MS_res_ACS1_1.v
............\.....\...\...........\MS_res_ACS2_0.v
............\.....\...\...........\MS_res_ACS2_1.v
............\.....\...\...........\MS_res_stage.v
............\.....\...\...........\res_acs.v
............\.....\...\...........\res_stage.v
............\.....\...\...........\run
............\.....\...\...........\stage.v
............\.....\...\...........\tmp
............\.....\...\...........\top.v
............\.....\...\...........\verilog.log
............\.....\...\conf_4_20_1
............\.....\...\...........\acs1_0.v
............\.....\...\...........\acs1_1.v
............\.....\...\...........\acs2_0.v
............\.....\...\...........\acs2_1.v
............\.....\...\...........\backtrack.v
............\.....\...\...........\block.v
............\.....\...\...........\decoder.v
............\.....\...\...........\defs.h
............\.....\...\...........\in_signal.v
............\.....\...\...........\MS_res_ACS1_0.v
............\.....\...\...........\MS_res_ACS1_1.v
............\.....\...\...........\MS_res_ACS2_0.v
............\.....\...\...........\MS_res_ACS2_1.v
............\.....\...\...........\MS_res_sta