文件名称:SDRAM 的原理和时序
- 所属分类：
- 文档资料
- 资源属性：
- [PDF]
- 上传时间：
- 2011-01-05
- 文件大小：
- 1001kb
- 下载次数：
- 0次
- 提 供 者：
- liu.ghua@163.com
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
、 数据输出（读） 在选定列地址后，就已经确定了具体的存储单元，剩下的事情就是数据通过数据 I/O通道 （DQ）输出到内存总线上了。但是在 CAS 发出之后，仍要经过一定的时间才能有数据输出， 从 CAS与读取命令发出到第一笔数据输出的这段时间，被定义为 CL（CAS Latency，CAS潜 伏期）。由于 CL只在读取时出现，所以 CL又被称为读取潜伏期（RL，Read Latency）。CL 的单位与 tRCD一样，为时钟周期数，具体耗时由时钟频率决定。
相关搜索： SDRAM
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : SDRAM的原理和时序.rar 列表 SDRAM的原理和时序.pdf