文件名称:16550
- 所属分类：
- 其它资源
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2008-10-13
- 文件大小：
- 10.37kb
- 下载次数：
- 0次
- 提 供 者：
- David.******
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 11118676616550.rar 列表 timescale.v uart_core.v uart_defines.v uart_in.v uart_out.v uart_recv.v uart_send.v uart_top.v