文件名称:State
介绍说明－－下载内容均来自于网络，请自行研究使用
状态机资料,状态机是FPGA设计的常用方法,资源多多共享,不亦乐乎!
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 31767658state.rar 列表 状态机资料\Designing Safe VHDL State Machines with Synplify.pdf 状态机资料\FSM 设计指导.pdf 状态机资料\smdesign.pdf 状态机资料\State machine design techniques for Verilog and VHDL.pdf 状态机资料