文件名称:fifov1

  • 所属分类:
  • 嵌入式/单片机编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2008-10-13
  • 文件大小:
  • 370.71kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • l**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

FIFO(先进先出队列)通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用

双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟(wr_clk)和读时钟(rd_clk)、

与写时钟同步的写有效(wren)和写数据(wr_data) 、与读时钟同步的读有效(rden)和读数据(rd_data)

为了实现正确的读写和避免FIFO的上溢或下溢,给出与读时钟和写时钟分别同步的FIFO的空标志(empty)和

满标志(full)以禁止读写操作。
(系统自动生成,下载前可以参看下载内容)

下载文件列表

压缩包 : 51622421fifov1.rar 列表
fifov1\FIFOWriteGen.v
fifov1\altera_mf.v
fifov1\dpram.v
fifov1\emptyFullGen.v
fifov1\FIFOdpRAMInterface.v
fifov1\FIFOPar.v
fifov1\FIFOReadGen.v
fifov1\fifotestbench.v
fifov1\fifoTop.v
fifov1\220model.v
fifov1\fifotestbench.do
fifov1\vsim.wlf
fifov1

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org