文件名称:dmc_verilog
介绍说明--下载内容均来自于网络,请自行研究使用
本示例中使用了一个DCM模块,将输入时钟50MHz,倍频到100MHz,分频到25MHz,不同的频率值通过LED进行演示。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 31767675dmc_verilog.rar 列表 xapp462_verilog\BUFG_CLK0_FB_SUBM.v xapp462_verilog\BUFG_CLK0_SUBM.v xapp462_verilog\BUFG_CLK2X_FB_SUBM.v xapp462_verilog\BUFG_CLK2X_SUBM.v xapp462_verilog\BUFG_CLKDV_SUBM.v xapp462_verilog\BUFG_DFS_FB_SUBM.v xapp462_verilog\BUFG_DFS_SUBM.v xapp462_verilog\BUFG_PHASE_CLK0_SUBM.v xapp462_verilog\BUFG_PHASE_CLK2X_SUBM.v xapp462_verilog\BUFG_PHASE_CLKDV_SUBM.v xapp462_verilog\BUFG_PHASE_CLKFX_FB_SUBM.v xapp462_verilog\DCM_INST.v xapp462_verilog\readme_dcm_verilog.txt xapp462_verilog xapp462.pdf