文件名称:VHDL
介绍说明--下载内容均来自于网络,请自行研究使用
本系统使用VHDL语言进行设计,采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件,并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合,然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 45666013vhdl.zip 列表 VHDL.doc
压缩包 : 45666013vhdl.zip 列表 VHDL.doc